技术编号：7537046
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本实用新型涉及一种用于数字通信系统中的位同步电路。 背景技术目前，经典的超前-滞后型数字锁相环位同步时钟信号提取电路由高稳定度的晶 体振荡器、分频器、相位比较器和控制器组成。其中，控制器包括图1中的扣除门、附加门和 或门。相位比较器将接收码元边沿与n次分频器分频得到的本地时钟脉冲序列边沿的相位 进行比较，如不一致，输出超前/滞后脉冲，再由控制器在高频脉冲序列a中加/扣脉冲， 由分频器分频，使本地时钟相位推后/提前，经过多次调整，使本地时钟与接收码元相位一 ...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。