技术编号：9454468
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。在例如多层配线构造的半导体器件的制造工序中，依次进行在半导体晶圆(以下，称作“晶圆”)上涂敷抗蚀剂液而形成抗蚀剂膜的抗蚀剂涂敷处理、以规定图案对该抗蚀剂膜进行曝光的曝光处理、以及使曝光后的抗蚀剂膜显影的显影处理等，从而在晶圆上形成抗蚀剂图案。将该抗蚀剂图案作为掩模来对晶圆进行蚀刻处理，之后进行抗蚀剂膜的去除处理等，从而在晶圆上形成规定图案。如此多次重复进行在层叠后的各层上形成图案的工序，从而制成多层配线构造的半导体器件。另外，在如此在晶圆上重复形成图案的情...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。