技术编号：9868151
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。在芯片封装过程中，为了减小过长引线带来的电阻损耗，通常采用重布线层(RDL)来将半导体芯片表面上的焊区重新布置以形成与引线框架的引脚较近的新的焊区，以减小引线的互连电阻。在现有技术中，这种具有重布线层的封装结构一般为在半导体芯片上形成焊垫，焊垫一般为铜材料，然后通过涂膜、曝光、开孔形成一个焊垫处开口，然后在焊垫处开口通过沉积溅射形成一层金属连接结构(一般为铜连接结构)，然后将重布线层连接至所述金属连接结构，以实现将重布线层与半导体芯片进行连接，但这种芯片与...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。