division[英][d?'v??n][美][d?'v???n]除法器
1.FPGA Design and Implementation of add-subtraction alternate algorithm Division;基于加减交替法除法器的FPGA设计与实现
2.the effectuation of division device and the pipeline, this paper conducts a study on them, analyses the deviation caused by the conventional methods and provides the practical solutions through the improvement of the emulation procedure, thus increasing the real-time emulation rate.针对CPLD仿真过程中遇到的两个问题 ,即除法器的实现和流水线问题进行了研究 ,分析了按照常规方法所带来的偏差。
3)multiplier/divider cell乘/除法器
4)analog multiplier/divider乘法/除法器
1.The analog electric circuit using analog multiplier/divider to fit cosine function is designed directly.根据井下姿态角的求解需要,提出一种余弦函数的求解方法,利用模拟乘法/除法器设计模拟拟合直接求解电路,分析了电路的求解误差,并结合数字仿真和数值拟合结果对电路进行了改进,通过对数值模拟结果和试验结果的对比分析,最终使得最大相对误差控制在3。
5)Floating-point divider浮点除法器
6)constant diviser常数除法器
延伸阅读
除法除法dhiaon 一种单独的运算，它与上面定义的除法不同.如果a和b笋O是整数，则a除以b的带余数的除法是:求整数x和y，使得 a=bx十y，其中0(夕<}bl.这里，a是被除数(di巧d司)，b是除数(di姑or)，x是商(qUOtie以)，y是余数(比几画画交r).这种运算总是可能的，结果是唯一的.如果y=O，则称b可被a除尽.这时得到的商与通常的除法相同. 系数取自给定域的多项式的带余式的除法可以类似地来定义:对于两个给定的多项式A(x)和B(x)，求多项式Q(x)和R(x)，使其满足条件 A(x)=Q(x)B(x)+R(x)，这里，R(x)的次数小于Q(x)的次数.这种运算也总是可能的和唯一的.如果R(x)二O，则称A(x)可被B(x)除尽.c.A.c祀n洲。B撰【补注】除法(带余项的)与E嫂Ikl算法(E‘胡口们a蜘对山m)有关. 复数:除以复数w笋0，可以看成把:乘以面，再除以lwl，，即 公ZW w}wl，‘这里布是w的复共扼，}w}是w的模(见复数(con1Plex刀切旧b巴{)).张鸿林译除法[面翻油.;及e月e“。e] 乘法(mul石Plioltion)的逆运算二求x，使得对给定的a和b，有bx，a或劝=a除法的结果x称为a与b之亨(quotient)或毕填(ratiO)‘“称为攀哆攀(di协山劝)，b称为哆攀(山诚泪r)·除法运算用冒号(“: ._.b“_…、一一_b).水平线(言)或斜线(“/b)来表示· 在有理数域中，除法(用零除的情况除外)总是可能的，而且除法的结果是唯一的.在整数环中，除法并不总是可能的.例如，10可被5除，但是不可被3除.如果在有理数域中，整数a除以整数b，得到的商也是一个整数，则称a可被b整除(to目y di油ible，山访·siblewi廿幻utrema汤由r);这时，记为bla.复数的除法由下式定义: a十坎fac十反、‘bC一诚}i c十成少十d乙用三角形式表示的复数的除法由下式给出: r(cC‘“+isin戊、r，_，。、.__，__。、、 ’甲一佗”一‘二产=山( co‘〔“一万)+isDI(“一万))· p《叼“方+ism卢)p’ 带余数的除法(山油kin with犯功画九无r)实际上是
