显示装置的制作方法

本发明涉及一种显示装置，特别关于一种具有非矩形的显示区域的显示装置及走线方式。

背景技术：

显示装置包括显示面板和边框，显示面板是由阵列基板和彩膜基板对组后形成的，所述阵列基板包括显示区和外围布线区，所述显示区包括交叉设置的栅极线和数据线，以及栅极线和数据线限定的像素区域内的薄膜晶体管和像素电极。所述外围布线区包括与栅极线连接的栅极驱动芯片，与数据线连接的源极驱动芯片。

图1是表示现有有源矩阵显示装置的典型构成的示意图。如图1所示，现有有源矩阵显示装置的显示部1一般是矩形形状的。在互相按矩阵状配置的信数据线3和扫描线2的交叉部具备像素和像素区域内的薄膜晶体管。在一条扫描线2上输入了选择脉冲的期间，栅极端子与该扫描线2相连的薄膜晶体管变成导通状态，数据线3上充电后的信号电位被施加在像素，例如液晶上。由于该电位，液晶材料的光学特性就会变化，能改变显示。

随着显示技术的快速发展以及人们生活水平、审美情趣的不断提高，显示区域的形状、显示效果越来越得到人们的重视。因此，显示区域不再局限于传统的矩形显示，同时，显示器的应用领域的不断扩大，具有非矩形显示区域的显示装置得到了较快的发展，例如：图2中所示的圆形显示区域；图3A中所示的半圆形显示区域；或者图3B具有波浪形边缘的类圆形显示区域，又或者图4中所示的“心型”结构的显示区域。其中，上述圆形、半圆形、具有波浪形边缘的类圆形或者“心型”结构的显示区域，可应用于手表、车载仪表盘等各种需要显示器的装置中。

此外，受限于显示装置轻薄化及窄边框的发展趋势，显示装置的的周边区域越来越窄，对于具有非矩形显示区域的显示装置而言，如何在有限的周边区合理的对非矩形显示区域的走线方式进行改进以适应上述轻薄化及窄边框的发展趋势是一个值得研究的课题。

技术实现要素：

本发明的目的在于提供一种显示装置，显示装置具有非矩形显示区域，通过对非矩形显示区域的走线进行有效合并，以降低布线密度，避免高密度布线带来显示器制造良率的下降。

本发明提供一种显示装置，该显示装置的显示面板具有像素区域，其特征在于，该像素区域包括，主像素区域，该主像素区域设置有主像素阵列；以及边缘像素区域，该边缘像素区域自该主像素区域的边缘突出于该主像素区域，该边缘像素区域包括第一边缘像素阵列以及第二边缘像素阵列，且该第一边缘像素阵列与该第二边缘像素阵列之间具有第一间隔使得该第一边缘像素阵列与该第二边缘像素阵列未直接相接；其中，该第一边缘像素阵列与该第二边缘像素阵列中位于同一直线上的所有像素采用同一导线连接并导出。

作为可选的技术方案，该像素区域为非矩形结构。

作为可选的技术方案，该第一边缘像素阵列以及该第二边缘像素阵列为非矩形阵列或者矩形阵列。

作为可选的技术方案，该主像素阵列为非矩形阵列或者矩形阵列。

作为可选的技术方案，该导线为栅极线或者源极线。

作为可选的技术方案，该边缘像素区域还包括第三边缘像素阵列，该第三边缘像素阵列与该第二边缘像素阵列相邻，且该第三边缘像素阵列与该第二边缘像素阵列之间具有第二间隔使得该第二边缘像素阵列与该第三边缘像素阵列未直接相接。

作为可选的技术方案，该第三边缘像素阵列、该第一边缘像素阵列及该第二边缘像素阵列中位于同一直线上的所有像素采用同一导线连接并导出。

作为可选的技术方案，还包括控制元件，该导线电性连接该控制元件。

作为可选的技术方案，该导线沿该第一边缘像素阵列的边缘及该第二边缘像素阵列的边缘弯折设置。

作为可选的技术方案，该显示装置的形状为圆形、类圆形或者心形。

与现有技术相比，本发明通过对边缘像素阵列中位于同一直线上的像素以相同导线接出，有效降低边缘像素阵列的布线密度，进而减少IC的电性接脚的数量。因此，使用本发明的像素阵列及其布线方式的显示装置，能够符合窄边框及轻薄化的趋势，提升显示器的品质制造的良率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术中有源矩阵显示装置的典型构成的示意图。

图2为现有技术中圆形显示区域的示意图。

图3A为现有技术中半圆形显示区域的示意图。

图3B为现有技术中具有波浪形边缘的类圆形显示区域的示意图。

图4为现有技术中“心型”显示区域的示意图。

图5为本发明的显示装置的像素区域的像素排列及走线方式的示意图。

图6为图5中符号F所示区域的放大图。

图7为图5中符号G所示区域的放大图。

具体实施方式

图5为显示装置的像素区域的像素排列及走线方式的示意图，图6为图5中符号F所示区域的放大图。请参照图5及图6，显示装置的显示面板具有像素区域，较佳的，所述像素区域为非矩形的显示区域，其中，像素区域包括：主像素区域20A与边缘像素区域，主像素区域20A设有主像素阵列，主像素区域20A具有边缘20S，边缘像素区域自边缘20S延伸并突出于主像素区域20A，边缘像素区域具有第一边缘像素阵列20B与第二边缘像素阵列20B，且第一边缘像素阵列20B与第二边缘像素阵列20C之间具有第一间隔20E，第一间隔20E使得第一边缘像素阵列20B与第二边缘像素阵列20C未直接相接；其中，第一边缘像素阵列20B与第二边缘像素阵列20C中位于同一直线上的所有像素采用 同一导线连接并导出。

具体来讲，第一边缘像素阵列20B沿主像素区域20A的边缘20S延伸形成，其包括9个像素20，每一个像素20由R/G/B三个子像素素形成，其中，9个像素20的组成的阵列例如为：第一行具有5个像素，第二行具有3个像素，第三行具有1个像素，即像素20以1×3×5的三角形图案排布。第二边缘像素阵列20C沿主像素区域20A的边缘20S延伸形成，其包括16个像素20，每一个像素20由R/G/B三个子像素素形成，其中，16个像素20形成的阵列例如为：第一行具有7个像素，第二行具有5个像素，第三行具有3个像素，第4行具有1个像素，即像素20以1×3×5×7三角形图案排布。

请继续参照图5，为了获得更大的布线自由度，达到降低布线密度的效果，第一边缘像素阵列20B第一行的5个像素20与第二像素阵列20C第一行的7个像素20位于同一直线上，因此，以相同的导线14将其电性连接并接出至控制元件30。依次类推，第一边缘像素阵列20B第二行的3个像素20与第二像素阵列20C第二行的5个像素20位于同一直线上，因此，以相同的导线13将其电性连接并接出至控制元件30；第一边缘像素阵列20B第三行的1个像素20与第二像素阵列20C第三行的3个像素20位于同一直线上，因此，以相同的导线12将其电性连接并接出至控制元件30。此外，第二边缘像素阵列20C中第4行的1个像素20所在的直线没有其他的像素，则单独以导线11接出至控制元件30。本实施方式中，控制元件30例如为IC、PCB等。且本发明中所述的位于同一直线上像素，应当被理解为，位于同一行或者同一列的像素。

当本实施方式中的像素区域及走线方式应用至显示装置中时，若沿显示装置的垂直方向上设置的导线为源极线，沿显示装置的水平方向设置的导线为栅极线，则上述导线11-14为栅极线；若沿显示装置的垂直方向上设置的导线为栅极线，沿显示装置的水平方向设置的导线为源极线，则上述导线11-14为源极线。而与栅极线连接的栅极驱动器以及与源极线连接的源极驱动器则均设置于控制元件30上。进一步的，在本发明上述实施方式中，导线11-14为沿第一边缘像素阵列20B及第二边缘像素阵列20C的像素20边缘弯折设置。

值得注意的是，本实施例中为了便于说明，将第一边缘像素阵列20B的像素20排列方式设置为1×3×5三角形图案排布，第二边缘像素阵列20C的像素20的排列方式设置为1×3×5×7三角形图案排布，且上述像素的排列方式 为非矩形结构，但不应用来限制本发明。在本发明的其它实施方式中，第一边缘像素阵列20B及第二边缘像素阵列20C中的像素排列的方式，以实际使用中所需要的显示区域的形状及大小进行排列，即可以存在多种阵列方式，依据实际的显示需要可设计为非矩形或者矩形的阵列排布方式。

另外，上述仅举例边缘像素区域具有第一边缘像素阵列20B与第二边缘像素阵列20B，但事实上，边缘像素阵列区域可具有复数个(例如等于或多于两个)边缘像素阵列，这些边缘像素阵列中的相邻两边缘像素阵列不直接相接，同样的，这些边缘像素阵列中位于同一直线上的所有像素均采用同一导线连接并导出。

图7为图5中符号G所示区域的放大图，请同时参照图5及图7，边缘像素区域还包括第三边缘像素阵列20D，第三边缘像素阵列20D自主像素区域20A的边缘20S延伸形成，第三边缘像素阵列20D与第二边缘像素阵列20C相邻，且第三边缘像素阵列20D与第二边缘像素阵列20C之间具有第二间隔20H，第二间隔20H使得第三边缘像素阵列20D与第二边缘像素阵列20C未直接相接；其中，第三边缘像素阵列20D与第一边缘像素阵列20B、第二边缘像素阵列20C位于同一直线上的像素20以相同的导线接出。具体来说，第三边缘像素阵列20D包括9个像素20，每一个像素20由R/G/B三个子像素素形成。在本实施方式中，第三边缘像素阵列20D的9个像素30以3×3的矩形排布，因此，第三边缘像素阵列20D第一行的3个像素20与第一边缘像素阵列20B第一行的5个像素20、第二边缘像素阵列20C第一行的7个像素20位于同一直线上，以相同的导线14将其电性连接并接出至控制元件30；第三边缘像素阵列20D第二行的3个像素20与第一边缘像素阵列20B第二行的3个像素20、第二边缘像素阵列20C第二行的5个像素20位于同一直线上，以相同的导线13将其电性连接并接出至控制元件30；第三边缘像素阵列20D第三行的3个像素20与第一边缘像素阵列20B第三行的1个像素20、第二边缘像素阵列20C第三行的3个像素20位于同一直线上，以相同的导线12将其电性连接并接出至控制元件30。本实施方式中，控制元件30例如为IC、PCB等。

请继续参照图5，在本发明的上述实施方式中，第一间隔20E的大小较佳为一个像素20的宽度，第二间隔20H的大小较佳为2个像素20的宽度，即第一间隔20E的大小与第二间隔20H的大小相异，但并不以此为限。在本发明的 其它实施方式中，第一间隔20E与第二间隔20H的大小可以相同。

此外，如图5所示，第一边缘像素阵列20B、第二边缘像素阵列20C及第三边缘像素阵列20D的阵列排布形状均不相同，但并不以此为限。在本发明的其它实施方式中，第一边缘像素阵列20B、第二边缘像素阵列20C及第三边缘像素阵列20D的阵列排布形状可以相同，即边缘像素阵列的形状和数量可依据实际的需求而设计。

如图5所示，在本发明的上述实施方式中，主像素区域20A的主像素阵列以矩形阵列为例进行说明，但不以此为限。主像素阵列中位于同一直线的上像素20通过相同的导线15连接至控制元件30，即同一行或者同一列的像素20以相同的导线15连接至控制元件30。其中，由于主像素区域20A的主像素阵列为矩形阵列，因此，边缘20S为直线结构。在本发明的其它实施方式中，主像素阵列例如为扇形、梯形、椭圆、半圆或者类圆形等非矩形阵列，即主像素阵列的亦是依据显示装置的显示区域的具体形状而设计。其中，当主像素阵列为非矩形阵列，边缘可以为非直线结构。

本发明的显示装置的形状可以为扇形、梯形、圆形、类圆形或者心形等非矩形形状。

综上，本发明通过对边缘像素阵列中位于同一直线上的像素以相同导线接出，有效降低边缘像素阵列的布线密度，进而减少IC的电性接脚的数量。因此，使用本发明的像素阵列及其布线方式的显示装置，能够符合窄边框及轻薄化的趋势，提升显示器制造的良率。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。