数模转换器的制作方法

技术领域

在此描述的发明构思涉及数模转换器，更具体地说，涉及执行去除偏移的操作的数模转换器。

背景技术：

为了表达或显示看起来更自然的图像，已经存在配置显示装置使得使用具有超过10比特的图像数据来表达灰度图像的趋势。例如，在电视机、笔记本电脑、智能手机等的显示装置的情况下,需要超过10比特的图像数据。在医疗设备的情况下，需要超过16比特的图像数据。为了易于表达伽马值，还需要具有高比特数的图像数据。在显示装置的驱动电路中，经常用到使用可以容易且准确表达伽马值的电阻阵列的数模转换器(DAC)。然而，与DAC相关的问题是，由DAC获得的比特数量每增加1比特通常需要DAC的面积增加两倍，使得难以管理超过10比特的图像数据。

技术实现要素：

本发明构思的实施例提供一种数模转换器。所述数模转换器包括：放大器，包括与非反相输入端子相应的至少两个输入端子；以及斩波单元，被配置为在提供给与非反相输入端子相应的所述至少两个输入端子的电压之间执行斩波操作。

本发明构思的实施例还提供一种数模转换器。所述数模转换器包括：放大器，包括与非反相输入端子相应的至少两个输入端子和与反相输入端子相应的至少两个输入端子；第一斩波单元，被配置为在与非反相输入端子相应的所述至少两个输入端子之间执行斩波操作；以及第二斩波单元，被配置为在非反相输入端子与反相输入端子之间执行斩波操作。

本发明构思的实施例还提供一种显示装置。所述显示装置包括：显示面板，包括连接到栅极线和源极线的多个像素点；以及源极驱动器，包括多个源极驱动单元，被配置为通过源极线将与接收的RGB数据相应的灰度电压输出到显示面板。源极驱动单元均包括数模转换器。所述数模转换器包括：放大器，包括与非反相输入端子相应的至少两个输入端子，与反相输入端子相应的至少两个输入端子，以及被配置为提供所述灰度电压之中的相应的灰度电压的输出端子；控制单元，被配置为响应于RGB数据生成至少第一电压和第二电压；以及斩波单元，被配置为选择性地向放大器提供所述至少第一电压和第二电压，并且在提供给与非反相输入端子相应的所述至少两个输入端子的所述至少第一电压和第二电压之间，执行斩波操作。

附图说明

下面将参考附图更详细地描述本发明构思的实施例。然而，本发明构思的实施例可以以不同形式实现，并且不应被理解为受限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域的技术人员充分地传达本发明构思的范围。相同的标号始终表示相同的元件。

图1示出根据本发明构思的实施例的数模转换器的框图。

图2进一步详细示出图1的放大器的电路图。

图3示出根据本发明构思的实施例的支持去除偏移功能的数模转换器的示例的框图。

图4示出第一帧中的主缓冲器斩波(chopping)操作。

图5示出第二帧中的主缓冲器斩波操作。

图6示出主缓冲器斩波操作的按帧的偏置条件。

图7示出根据本发明构思的实施例的支持去除偏移功能的数模转换器的另一示例的框图。

图8示出第一帧中的插值斩波操作。

图9示出第二帧中的插值斩波操作。

图10示出插值斩波操作的按帧的偏置条件。

图11示出根据本发明构思的实施例的支持去除偏移功能的数模转换器的再一示例。

图12示出图11的数模转换器的偏移去除方法的示例。

图13示出图11的数模转换器的偏移去除方法的另一示例。

图14示出根据本发明构思的实施例的支持去除偏移的功能的数模转换器的再一示例的框图。

图15进一步详细示出图14的放大器的电路图。

图16示出用于解释提供到放大器的V1端子～V4端子的电压电平，以及在插值斩波操作中执行插值斩波操作所需的帧的数量的示图。

图17示出根据本发明构思的实施例的数模转换器的示例。

图18、图19、图20、图21和图22示出用于解释图17的数模转换器的操作的偏置条件(bias condition)。

图23示出根据本发明构思的示例性实施例的用于解释在支持去除偏移功能的同时能够减少斩波时间的数模转换器的示图。

图24、图25、图26和图27示出用于解释在分组的端子之间不仅支持插值斩波操作而且支持主缓冲器斩波操作的数模转换器的示图。

图28示出根据本发明构思的实施例的支持去除偏移功能的数模转换器的再一示例的框图。

图29详细示出图28的数模转换器的放大器的结构。

图30示出提供到图28的放大器的V1端子、V3端子和V4端子的电压电平以及在插值斩波操作中其输出电压情况。

图31、图32和图33举例示出在每种情况下的偏置条件。

图34示出根据本发明构思的实施例的源极驱动单元的框图。

图35示出根据本发明构思的实施例的显示装置。

具体实施方式

以下将参照示出本发明构思的实施例的附图，更加全面地描述本发明构思的实施例。然而，本发明构思可以以许多不同形式实现，并且不应被理解为受限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域的技术人员充分地传达本发明构思的范围。在附图中，为了清晰，层和区域的大小和相对大小可能被夸大。相同的标号始终表示相同的元件。

作为本发明构思的领域中的传统技术，可以按照实现描述的一个或多个功能的块来描述和示出实施例。在此称为单元或模块等的这些块通过模拟和/或数字电路(诸如，逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学元件、硬连接电路等)，而被物理地实现，并且可选地通过固件和/或软件来驱动这些块。例如，电路可被实现在一个或多个半导体芯片中，或基板支撑件上，诸如，印刷电路板等。构成块的电路可通过专用硬件来实现，或者通过处理器(例如，一个或多个编程的微处理器及相关电路)，或者通过用于执行块的一些功能的专用硬件和用于执行块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，实施例的每个块可被物理地分离为两个或更多个相互作用的单独模块。同样，在不脱离本发明构思的范围的情况下，实施例的块可被物理地组合为更复杂的块。

图1示出根据本发明构思的实施例的数模转换器(DAC)10的框图。图1的数模转换器10以X+Y比特结构来实现，以最小化加载数模转换器10的芯片的大小。为了便于描述，图1通过示例示出能够处理10比特的图像数据的9+1比特结构的数模转换器。参照图1，数模转换器10包括9比特解码器11、1比特控制单元12和放大器13。

9比特解码器11接收9比特数据。9比特解码器11使用9比特数据来选择并输出两个相邻的电压电平VH和VL。例如，可使用电阻串数模转换器(R-string DAC)或电容器数模转换器(电容DAC)来实现9比特解码器11。

1比特控制单元12和放大器13作为缓冲器或单位增益缓冲器进行操作。单位增益缓冲器从外部装置接收1比特数据，并且可通过使用放大器的插值操作对两个相邻的电压电平VH与VL之间的范围进行划分，来生成不同的电压电平。

1比特控制单元12从9比特解码器11接收作为两个相邻的电压电平的VH和VL，并且从外部装置接收1比特数据。1比特控制单元12使用VH、VL和1比特数据来生成电压电平VA和VB。1比特控制单元12将VA和VB分别提供给放大器13的第一端子V1和第二端子V2。例如，VA和VB可分别具有VH与VL之间的不同的电压电平。作为另一示例，VA和VB可分别等于VH和VL的电压电平。作为另一示例，VA和VB中的至少一个可等于VH和VL中的至少一个的电压电平。

放大器13包括连接到非反相输入端子(+)的两个端子V1和V2以及连接到反相输入端子(-)的两个端子V3和V4。V1端子和V2端子连接到1比特控制单元12，并且从1比特控制单元12接收电压电平VA和VB中的任何一个。V3端子和V4端子均连接到输出端YOUT。将参照图2进一步详细描述放大器13的结构。

图2进一步详细示出图1的放大器的电路图。作为根据本发明构思的实施例，在图2中示出包括2个差分运算放大器的放大器13。参照图1和图2，放大器13的非反相输入端子(+)和反相输入端子(-)均分别包括2个端子。与非反相输入端子(+)相应的V1和V2端子分别与第一晶体管M1和第二晶体管M2的栅极相应。与反相输入端子(-)相应的V3和V4端子分别与第三晶体管M3和第四晶体管M4的栅极相应。包括相应的恒流源的第一晶体管M1和第三晶体管M3可以作为第一差分运算放大器，包括相应的恒流源的第二晶体管M2和第四晶体管M4可以作为第二差分运算放大器。

为了输出与接收的数字数据相应的模拟电压电平，将电压电平VA和VB中的任何一个提供给放大器13的V1端子和V2端子。例如，相同的电压电平可以提供给放大器13的V1端子和V2端子两者。如果电压电平VA(或电压电平VB)提供给放大器13的V1端子和V2端子两者，则从放大器13的输出端YOUT输出电压电平VA(或电压电平VB)。

作为另一示例，不同的电压电平可以提供给放大器13的V1端子和V2端子。如果电压电平VA和电压电平VB(或电压电平VB和电压电平VA)分别提供给放大器13的V1端子和V2端子，则从输出端YOUT可以输出电压电平(VA+VB)/2。即，两个相邻的模拟电压电平VA与VB之间的电压间隙可以被相应地划分，以通过放大器13的插值操作提供接收的数字数据(例如，1比特数据)。

如上所述，数模转换器可以实现为X+Y比特结构，诸如，9+1比特结构。通过以X+Y比特结构实现数模转换器，可以减少实现数模转换器所需的面积。例如，如图1和图2所示，以9+1比特结构实现10比特数模转换器的情况下，解码器占用的面积减少到一半。由于与数模转换器中的其它装置占用的面积相比，数模转换器中的解码器占用的面积相对大，因此虽然与一般的10比特结构的数模转换器相比，9+1比特结构的数模转换器还额外需要1比特控制单元12，但是以9+1比特结构实现的数模转换器的面积整体上减少了30％～40％。

然而，如果数模转换器以X+Y比特结构实现，则在数模转换器中的放大器的偏移(offset)可能会增加。例如，如果放大器被实现为如图2所示，则由于第一晶体管M1至第四晶体管M4的非线性特性，第一晶体管M1至第四晶体管M4的跨导Gm会变得彼此不同，这可能会导致偏移的增加。作为另一示例，可能发生与非反相输入端子(+)相应的晶体管M1和晶体管M2之间的不匹配，或者与反相输入端子(-)相应的晶体管M3和晶体管M4之间的不匹配，这可能会导致偏移的增加。

在将不同的电压电平提供给V1端子和V2端子的情况下，偏移会成为问题。以下，根据本发明构思的示例性实施例，将详细描述能够去除在将不同的电压电平提供给V1端子和V2端子的情况下发生的放大器的偏移的数模转换器的结构，以及操作数模转换器的方法。

图3示出根据本发明构思的示例性实施例的支持去除偏移功能的数模转换器100的示例的框图。为了便于说明，具有9+1比特结构的数模转换器100在图3中示出。参照图3，数模转换器100包括9比特解码器110、1比特控制单元120、斩波单元130和放大器140。

除了数模转换器100还包括斩波单元130之外，图3的数模转换器100与数模转换器10类似。因此，以下将针对斩波单元130和由斩波单元130提供的斩波操作(也可以描述为交替操作)，来主要描述本发明的构思。为了解释斩波操作去除放大器的偏移的方法，假设从1比特控制单元120向斩波单元130提供相对于彼此具有不同电压电平的VA和VB。

斩波单元130布置在1比特控制单元120与放大器140之间。斩波单元130包括第一选择开关131至第四选择开关134，并且第一选择开关131至第四选择开关134分别连接至放大器的第一端子V1至第四端子V4。斩波单元130控制第一选择开关131至第四选择开关134，使得主缓冲器斩波操作(main buffer chopping operation)响应于主缓冲器斩波信号MB_CHOP而被执行。在此，主缓冲器斩波操作表示按帧向放大器140的差分对提供交叉输入电压的操作，以去除放大器140的差分对之间的偏移。例如，斩波单元130控制第一选择开关131至第四选择开关134，使得VA和VB在第一帧分别提供给放大器140的第一差分对(端子V1、V2)，并且VA和VB在第二帧分别提供给放大器140的第二差分对(端子V3、V4)。将参照图4至图6进一步详细描述斩波单元130的主缓冲器斩波操作。

图4至图6示出根据本发明构思的示例性实施例的图3的数模转换器100的主缓冲器斩波操作。更具体地说，图4示出第一帧的主缓冲器斩波操作，图5示出了第二帧的主缓冲器斩波操作，图6示出主缓冲器斩波操作的按帧的偏置条件。

参照图4和6，在第一帧中，主缓冲器斩波信号MB_CHOP为高(H)状态。响应于高(H)状态的主缓冲器斩波信号MB_CHOP，斩波单元130控制第一选择开关131和第二选择开关132，使得VA和VB分别提供给放大器140的第一差分对(V1，V2)。响应于高(H)状态的主缓冲器斩波信号MB_CHOP，斩波单元130控制第三选择开关133和第四选择开关134，使得放大器140的第二差分对(V3和V4)连接到输出端YOUT。相应地，第一差分对(V1，V2)对应于接收VA和VB的非反相输入端子(+)，第二差分对(V3和V4)对应于连接到输出端YOUT的反相输入端子(-)。

参照图5和图6，在第二帧中，主缓冲器斩波信号MB_CHOP为低(L)状态。响应于低(L)状态的主缓冲器斩波信号MB_CHOP，斩波单元130控制第三选择开关133和第四选择开关134，使得VA和VB提供给放大器140的第二差分对(V3，V4)。响应于低(L)状态的主缓冲器斩波信号MB_CHOP，斩波单元130控制第一选择开关131和第二选择开关132，使得放大器140的第一差分对(V1，V2)连接到输出端YOUT。相应地，与第一帧的情况不同，第一差分对(V1，V2)对应于连接到输出端YOUT的反相输入端子(-)，第二差分对(V3，V4)对应于接收VA和VB的非反相输入端子(+)。

如上所述，通过主缓冲器斩波操作，在第一帧中，第一差分对(V1，V2)和第二差分对(V3，V4)分别对应于非反相输入端子(+)和反相输入端子(-)，但是在第二帧中，第二差分对(V3，V4)和第一差分对(V1，V2)分别对应于非反相输入端子(+)和反相输入端子(-)。因此，数模转换器100可通过分别计算第一帧的输出值和第二帧的输出值，然后计算两个输出值的平均值，来减少第一差分对(V1，V2)和第二差分对(V3，V4)之间的输出电压偏差(DVO)。也就是说，数模转换器100可通过向放大器140的差分对交替地提供输入电压，来去除差分对之间的偏移。

图4至图6的主缓冲器斩波操作去除差分对之间的偏移，但是与相同差分对相应的端子之间可能存在偏移。例如，参照图1和图2，由于第一晶体管M1与第二晶体管M2之间的不匹配而导致的偏移可能仍然存在。在下文中，将描述还能够去除与相同非反相输入端子(+)或相同反相输入端子(-)相应的端子之间的偏移的本发明构思的实施例。

图7示出根据本发明构思的实施例的支持去除偏移功能的数模转换器200的另一示例的框图。除了斩波单元230和由斩波单元230控制的插值斩波操作之外，图7的数模转换器200类似于图1和图3的数模转换器10和数模转换器100。因此，使用类似的标号来描述类似的构成元件，并且类似的构成元件的重复描述将被省略。为了描述简洁和清晰，假设图7的数模转换器200被实现为诸如图3的9+1比特结构。

参照图7，数模转换器200包括9比特解码器210、1比特控制单元220、斩波单元230和放大器240。斩波单元230布置在1比特控制单元220与放大器240之间。斩波单元230连接至放大器240的V1端子和V2端子，并且向放大器240的V1端子和V2端子提供来自1比特控制单元220的VA或VB。

与图3的数模转换器100不同，图7的数模转换器200响应于插值斩波信号IN_CHOP，支持用于去除与放大器240的非反相输入端子(+)相应的端子(V1，V2)之间的偏移的插值斩波操作。图7的数模转换器200也可以响应于插值斩波信号IN_CHOP来支持用于去除与放大器240的反相输入端子(-)相应的端子(V3，V4)之间的偏移的插值斩波操作。在此，插值斩波操作表示按帧向与相同极性相应的端子提供交叉的输入电压的操作，以去除与放大器240的相同极性相应的端子之间的偏移。例如，斩波单元230在第一帧分别将VA和VB提供给与非反相输入端子(+)相应的V1端子和V2端子。斩波单元230在第二帧分别将VB和VA提供给V1端子和V2端子。将参照图8至图10进一步详细描述斩波单元230的插值插斩波操作。

图8至图10示出根据本发明构思的实施例的图7的数模转换器200的插值斩波操作。更具体地说，图8示出第一帧中的差值斩波操作，图9示出第二帧中的插值斩波操作，图10示出插值斩波操作的按帧的偏置条件。

参照图8和图10，在第一帧中，插值斩波信号IN_CHOP为高(H)状态。响应于高(H)状态的插值斩波信号IN_CHOP，斩波单元230分别向与非反相输入端子(+)相应的V1端子和V2端子提供VA和VB。在这种情况下，由于与反相输入端子(-)相应的V3端子和V4端子连接到输出端YOUT，因此从输出端YOUT输出电压电平(VA+VB)/2。

参照图9和图10，在第二帧中，插值斩波信号IN_CHOP为低(L)状态。响应于低(L)状态的插值斩波信号IN_CHOP，斩波单元230分别向与非反相输入端子(+)相应的V1端子和V2端子提供VB和VA。也就是说，与第一帧的情况相比，在第二帧中，斩波单元230将VA和VB交叉，然后将交叉的VB和VA分别提供给放大器240的V1端子和V2端子。在这种情况下，从输出端YOUT输出电压电平(VB+VA)/2。

通过插值斩波操作，在第一帧中，VA和VB分别提供给V1端子和V2端子，但是在第二帧中，VB和VA分别提供给V1端子和V2端子。因此，数模转换器200可通过分别计算第一帧的输出值和第二帧的输出值，然后计算两个输出值的平均值，来减少V1端子与V2端子之间的输出电压偏差(DVO)。通过图7至图10描述的插值斩波操作，可减少与非反相输入端子(+)相应的晶体管M1和晶体管M2(参考图2)之间的不匹配引起的偏移或与反相输入端子(-)相应的晶体管M3和晶体管M4(参考图2)之间的不匹配引起的偏移。

图11示出根据本发明构思的实施例的支持去除偏移功能的数模转换器的另一示例的框图。图11的数模转换器300可支持参照图3至图6描述的主缓冲器斩波操作，并且同时支持参照图7至图10描述的插值斩波操作。由于图11的数模转换器300类似于图3和图7的数模转换器100和数模转换器200，因此使用类似的标号来表示类似的构成元件。为了描述简洁，假设图11的数模转换器300被实现为如图3和图7所示的9+1比特结构，并且将省略重复的描述。

参照图11，数模转换器300包括9比特解码器310、1比特控制单元320、第一斩波单元330、第二斩波单元340和放大器350。控制第一斩波单元330来执行与图7的斩波单元230的插值斩波操作类似的插值斩波操作。控制第二斩波单元340来执行与图3的斩波单元130的主缓冲器斩波操作类似的主缓冲器斩波操作。将参照图12和图13进一步详细描述支持插值斩波操作和主缓冲器斩波操作的数模转换器300的操作方法。

图12示出图11的数模转换器的偏移去除方法的示例。在图12中，主缓冲器斩波信号MB_CHOP通过两个帧的单位从高(H)转换到低(L)，插值斩波信号IN_CHOP通过一个帧的单位从高(H)转换到低(L)或从低(L)转换到高(H)。

参照图11和图12，在第一帧中，主缓冲器斩波信号MB_CHOP和插值斩波信号IN_CHOP都在高(H)状态。在此情况下，第一斩波单元330响应于高(H)状态的插值斩波信号IN-CHOP将VA和VB发送到第二斩波单元340。第二斩波单元340控制第一选择开关341和第二选择开关342，使得VA和VB响应于高(H)状态的主缓冲器斩波信号MB_CHOP，而分别被提供给放大器350的V1端子和V2端子。第二斩波单元340控制第三选择开关343和第四选择开关344，使得放大器350的V3端子和V4端子响应于高(H)状态的主缓冲器斩波信号MB_CHOP，而被连接到输出端子YOUT。

在第二帧中，当主缓冲器斩波信号MB_CHOP保持高(H)状态时，插值斩波信号IN-CHOP从高(H)状态转换到低(L)状态。因此，在第二帧中，执行以下的插值斩波操作：VA和VB彼此交叉以分别被提供给V2端子和V1端子。

具体地，第一斩波单元330执行用于响应于低(L)状态的插值斩波信号IN-CHOP将VA和VB交叉的交叉操作，并且第一斩波单元330向第二斩波单元340提供交叉的VB和VA。也就是说，第一斩波单元330分别将VB和VA提供给第二斩波单元340的第一选择开关341和第二选择开关342。由于主缓冲器斩波信号MB_CHOP继续保持高(H)状态，因此第二斩波单元340的第一选择开关341和第二选择开关342分别连接到V1端子和V2端子，如第一帧所示。最终，在第二帧中，VB和VA分别提供给V1端子和V2端子。

在第三帧中，主缓冲器斩波信号MB_CHOP从高(H)状态转换到低(L)状态。因此，在第三帧中，执行用于去除第一差分对(V1，V2)与第二差分对(V3，V4)之间的偏移的主缓冲器斩波操作。

具体地，第一斩波单元330响应于高(H)状态的插值斩波信号IN-CHOP向第二斩波单元340提供VA和VB。第二斩波单元340控制第三选择开关343和第四选择开关344，使得VA和VB响应于低(L)状态的主缓冲器斩波信号MB_CHOP，而被分别提供给放大器350的V3端子和V4端子。第二斩波单元340控制第一选择开关341和第二选择开关342，使得V1端子和V2端子响应于低(L)状态的主缓冲器斩波信号MB_CHOP，而连接到输出端子YOUT。

在这种情况下，不同于第一差分对(V1，V2)对应于非反相输入端子(+)并且第二差分对(V3，V4)对应于反相输入端子(-)的第一帧，在第三帧中，第二差分对(V3，V4)对应于非反相输入端子(+)以接收VA信号和VB信号并且第一差分对(V1，V2)对应于反相输入端子(-)以连接到输出端子YOUT。可通过交叉输入电压以将交叉的输入电压提供给第一差分对(V1，V2)和第二差分对(V3，V4)来去除差分对之间的偏移。

在第四帧中，当主缓冲斩波信号MB_CHOP保持低(L)状态时，插值斩波信号IN_CHOP从高(H)状态转换到低(L)状态。因此，在第四帧中，执行以下的插值斩波操作：VA和VB彼此交叉，以分别被提供给V4端子和V3端子。

如上所述，数模转换器300可支持插值斩波操作和主缓冲器斩波操作二者。因此，可以有效地去除放大器350的偏移。

上述描述是说明性的，并且本发明的构思不限于此配置。例如，插值斩波信号IN_CHOP和主缓冲器斩波信号MB_CHOP的转换时间不受限于图12所示，而是可以根据用户或应用的装置来进行各种调整。在下面图13中，将通过示例来描述具有与图12所示的转换时间不同的转换时间的数模转换器的操作方法。

图13示出图11的数模转换器的偏移去除方法的另一示例。在图13中，插值斩波信号IN_CHOP通过两个帧的单位从高(H)转换到低(L)，主缓冲器斩波信号MB_CHOP通过一个帧的单位从高(H)转换到低(L)或从低(L)转换到高(H)。

除了插值斩波信号IN_CHOP和主缓冲器斩波信号MB_CHOP的转换时间之外，图13的数模转换器300的操作方法与图12的操作方法类似。更具体地说，在图13中插值斩波信号IN_CHOP通过两个帧的单位从高(H)转换到低(L)，而在图12中主缓冲器斩波信号MB_CHOP通过两个帧的单位从高(H)转换到低(L)位。在图13中主缓冲器斩波信号MB_CHOP通过一个帧的单位转换，而在图12中插值斩波信号IN_CHOP通过一个帧的单位转换。

因此，与根据图12的偏置条件驱动的数模转换器相同，根据图13的偏置条件驱动的数模转换器可以支持插值斩波操作和主缓冲器斩波操作二者。根据本发明构思的数模转换器300可以根据用户或应用的装置，对插值斩波信号IN_CHOP和主缓冲器斩波信号MB_CHOP的时序进行各种调整。

在图3至图13中，假设数模转换器具有9+1比特结构。然而，这仅是说明性的，本发明的构思不限于此。例如，在处理N(N是2或大于2的整数)比特图像数据的情况下，根据本发明构思的N比特数模转换器可被实现为具有“(N-M)+M比特”(M是1或大于1的整数)的结构。例如，10比特数模转换器可被实现为具有多种结构，如“9+1比特结构”、“8+2比特结构”、“7+3比特结构”等。作为根据本发明构思的“(N-M)+M比特”结构的示例，下面将进一步详细描述具有“8+2比特结构”的数模转换器。

图14示出根据本发明构思的实施例的支持去除偏移的功能的数模转换器400的另一示例的框图。图14的数模转换器400被实现为8+2比特结构，并且支持用于去除偏移的插值斩波操作。除了数模转换器400被实现为8+2比特结构之外，图14的数模转换器400类似于图7的数模转换器200。因此，将主要描述数模转换器400和数模转换器200之间的差异。参照图14，数模转换器400包括8比特解码器410、2比特控制单元420、斩波单元430和放大器440。

8比特解码器410接收8比特数据，并且使用8比特数据来选择和输出两个相邻的电压水平(VH，VL)。

2比特控制单元420从8比特解码器410接收VH和VL，并且从外部装置接收2比特数据。2比特控制单元420使用2比特数据来生成Vin1电压～Vin4电压，并将生成的Vin1电压～Vin4电压提供给斩波单元430。例如，Vin1电压～Vin4电压中的每一个电压可具有电压电平VA或电压电平VB。例如，电压电平VA和电压电平VB可以具有VH和VL之中的电压电平。例如，VA和VB可以分别等于电压电平VH或电压电平VL。例如，VA和VB中的至少一个可以等于VH和VL中的至少一个的电压电平。

斩波单元430被布置在2比特控制单元420与放大器440之间，并且将从2比特控制单元420接收的Vin1电压～Vin4电压提供给放大器440的V1端子～V4端子。斩波单元430响应于插值斩波信号IN_CHOP将Vin1电压～Vin4电压交叉，并且将交叉的电压分别提供给相应的V1端子～V4端子。

放大器440包括连接到非反相输入端子(+)的四个端子(V1，V2，V3，V4)和连接到反相输入端子(-)的四个端子(V5，V6，V7，V8)。V1端子～V4端子连接到斩波单元430，并且接收VA电压电平和VB电压电平中的任何一个电压电平。V5端子～V8端子全部连接到输出端子YOUT。将参照图15进一步详细描述放大器440的结构。

图15进一步详细示出图14的放大器440。在图15中示出使用四个差分运算放大器实现的放大器440。

参照图14和图15，放大器440的非反相输入端子(+)和反相输入端子(-)二者分别由四个端子构成。与非反相输入端子(+)相应的放大器440的V1端子～V4端子分别对应于第一晶体管M1～第四晶体管M4的栅极。与反相输入端子(-)相应的V5端子～V8端子分别对应于第五晶体管M5～第八晶体管M8的栅极。包括相应的恒流源的第一晶体管M1和第五晶体管M5可以作为第一差分运算放大器，包括相应的恒流源的第二晶体管M2和第六晶体管M6可以作为第二差分运算放大器，包括相应的恒流源的第三晶体管M3和第七晶体管M7可以作为第三差分运算放大器，并且包括相应的恒流源的第四晶体管M4和第八晶体管M8可以作为第四运算放大器。

为了输出与2比特数字数据相应的模拟电压电平，VA电压电平和VB电压电平中的任何一个可被提供给放大器440的V1端子～V4端子。为了去除与放大器440的非反相输入端子(+)相应的V1端子～V4端子之间的偏移，斩波单元430将提供给V1端子～V4端子的电压交叉，并且将交叉的电压分别提供给V1端子～V4端子。

在本发明构思的一个实施例中，可以根据提供给V1端子～V4端子的电压来控制执行插值斩波操作所需的帧的数量。将参照图16提供详细的描述。

图16示出用于解释提供到放大器的V1端子～V4端子的电压电平，以及在插值斩波操作中执行插值斩波操作所需的帧的数量的示图。

在第一情况下(情况1)，如果将VA电压电平等同地提供给V1端子～V4端子，则V1端子～V4端子之间的偏移几乎不会发生。由于提供给V1端子～V4端子的电压电平是相同的(即，VA)，因此与非反相输入端子(+)相应的第一晶体管M1至第四晶体管M4之间的不匹配或这与反相输入端子(-)相应的第五晶体管M5至第八晶体管M8之间的不匹配而引起的偏移无关紧要。因此，在此情况下，不需要插值斩波操作。

然而，在第二情况下(情况2)，如果将VA电压电平提供给V1端子～V4端子之中的三个端子，并且将VB电压电平提供给剩余的一个端子，则从输出端子YOUT输出电压电平(3×VA+VB)/4。由于不同的电压电平提供给与非反相输入端子(+)相应的V1端子～V4端子之中的至少一个，因此可能会发生放大器440的偏移。

在这种情况下，为了减少输出端子YOUT的输出电压偏差(DVO)，需要至少四帧。即，为了执行用于完全地减少放大器440偏移的插值斩波操作，斩波单元430必须在第一帧将电压电平<VA，VA，VA，VB>分别提供给<V1，V2，V3，V4>端子，在第二帧将电压电平<VA，VA，VB，VA>分别提供给<V1，V2，V3，V4>端子，在第三帧将电压电平<VA，VB，VA，VA>分别提供给<V1，V2，V3，V4>端子，并且在第四帧将电压电平<VB，VA，VA，VA>分别提供给<V1，V2，V3，V4>端子。

类似地，在第四情况下(情况4)，如果将VB电压提供给V1端子～V4端子之中的三个端子，并且将VA电压提供给剩余的一个端子，则需要至少四帧来执行完整的插值斩波操作。

然而，在第三情况下(情况3)，如果将VA电压提供给V1端子～V4端子之中的两个端子，并且将VB电压提供给剩余的两个端子，则从输出端子YOUT输出电压电平(2×VA+2×VB)/4。在这种情况下，被提供相同的电压电平的端子之间的偏移无关紧要。因此，为了减少输出端子YOUT的输出电压偏差(DVO)，需要至少两帧。

例如，如果将VA电压提供到V1端子和V2端子，并且将VB电压提供到V3端子和V4端子，则斩波单元430可通过在第一帧将电压电平<VA，VA，VB，VB>分别提供给<V1，V2，V3，V4>端子，并且在第二帧将电压电平<VB，VB，VA，VA>分别提供给<V1，V2，V3，V4>端子，来执行插值斩波操作。

如上所述，10比特数模转换器400可被实现为8+2比特结构。在这种情况下，由8+2比特结构的数模转换器的解码器占用的面积减少到由10比特结构的数模转换器的解码器占用的面积的1/4。因此，与9+1比特结构的数模转换器相比，可以以更小的尺寸来实现8+2比特结构的数模转换器。

上述描述是说明性的，并且本发明的构思不限于此配置。例如，图14至图16中描述的8+2比特结构的数模转换器可被实现为与图11的数模转换器相似地执行插值斩波操作和主缓冲器斩波操作二者。

例如，为了执行插值斩波操作和主缓冲器斩波操作二者，可实现图17中所示的8+2比特结构的数模转换器500。图17的数模转换器500可在诸如图18至图22所示的偏置条件下进行操作。

在这种情况下，由于数模转换器500支持插值斩波操作和主缓冲器斩波操作二者，因此如根据图18至图22应该理解，情况(情况1至情况4)需要8帧。仅支持插值斩波操作的图14的数模转换器400需要4帧(诸如，针对图16所描述的)来执行插值斩波操作。由于图17的数模转换器500不仅支持插值斩波操作，还支持主缓冲器斩波操作，因此需要图14的数模转换器400所需的帧数两倍的帧数(即，8帧)。由于图17至图22的数模转换器500的结构和操作类似于上述数模转换器的结构和操作，因此将省略详细描述。

图23示出根据本发明构思的实施例的用于解释不仅能够减少斩波时间，而且还支持去除偏移的功能的数模转换器的示图。在图23中，示出执行插值斩波操作的数模转换器的按帧的偏置条件。为了便于描述，假设针对图23描述的数模转换器具有与图14的数模转换器400的结构相同的结构。

在以8+2比特结构实现数模转换器的情况下，需要至少四帧来完全地减少与非反相输入端子(+)相应的V1端子～V4端子之间的偏移，诸如，图16的第二情况和第四情况。根据本发明构思的插值斩波方法可有效地应用到必须提供高清晰度图像的装置。

然而，根据装置，即使图像的质量在某种程度上降低，高速斩波操作仍然可能是必要的。例如，在本发明构思应用到具有相对低速时钟的装置的情况下，为了防止图像的闪烁，可能有必要通过减少帧的次数来减少斩波时间，即使这样可能不会完全地减少偏移。

为了去除具有相对低速时钟的装置的偏移，根据本发明构思的数模转换器可将放大器的端子进行分组，并且可进行操作，从而在分组的端子之间执行插值斩波操作。例如，如图23所示，在8+2比特结构的数模转换器的情况下，非反相输入端子(+)的V1端子～V4端子之中的V1端子和V2端子可被分为第一端子组，非反相输入端子(+)V1端子～V4端子之中的V3端子和V4端子可被分为第二端子组。

在这种情况下，参照图23的第二帧，仅在第一端子组与第二端子组之间执行插值斩波操作。也就是说，可不在属于第一端子组的V1端子与V2端子之间执行插值斩波操作，相似地，可不在属于第二端子组的V3端子与V4端子之间执行插值斩波操作。因此，根据本发明构思的数模转换器可更快地执行插值斩波操作。

在将V1端子～V4端子分为第一组和第二组的方法中，根据本发明构思的数模转换器可以将端子进行分组，使得相同的电压电平被提供给至少一个端子组。例如，如图23所示，在相同的VA电压电平被提供给V1端子和V2端子的情况下，数模转换器可以将V1端子和V2端子分为一个端子组。作为另一示例，在将<VA，VB，VA，VB>电压分别提供给<V1，V2，V3，V4>端子的情况下，数模转换器可将V1端子和V3端子分为第一端子组，将V2端子和V4端子分为第二端子组。在这种情况下，由于被提供相同的电压电平的端子之间的偏移无关紧要，因此不需要插值斩波操作，并且可提高数模转换器的可靠性。

为了便于描述，针对图23描述了通过插值斩波操作将放大器的端子进行分组的方法。这是说明性的，并且本发明的构思不限于此。例如，图23的将放大器的端子进行分组的方法也可以应用于支持插值斩波操作和主缓冲器斩波操作二者的数模转换器。

图24至图27示出在分组的端子之间不仅支持插值斩波操作也支持主缓冲器斩波操作的数模转换器。为了便于描述，假设针对图24至图27描述的数模转换器具有与图17的数模转换器500的结构相同的结构。与针对图23所述相似，假设非反相输入端子(+)的V1端子～V4端子之中的V1端子和V2端子可被分为第一端子组，并且非反相输入端子的V1端子～V4端子之中的V3端子和V4端子可被分为第二端子组。

参照图24至图27，根据本发明构思的数模转换器可将放大器的端子进行分组，并且可进行操作，从而可在分组的端子之间执行插值斩波操作，因此，与图17的数模转换器500相比，可减少所需的帧数。

如针对图18至图22所述，针对支持插值斩波操作和主缓冲器斩波操作二者的情况(情况1～情况4)中的每一个情况，图17的数模转换器500需要8帧。然而，在将放大器的端子进行分组并且仅在分组的端子之间执行插值斩波操作的情况下，执行插值斩波操作所需的帧数可减少到一半。也就是说，如图24至图27所示，情况(情况1～情况4)的每一个情况需要四帧。相应地，根据本发明构思的数模转换器可更快速地执行插值斩波操作。

参照本发明构思和图24至图27所描述的操作方法不限于此。例如，在图24至图27中描述了在插值斩波信号IN_CHOP保持在高(H)状态或低(L)状态的状态下执行主缓冲器斩波操作。然而，本发明的构思可被实现，使得在插值斩波信号IN_CHOP保持在高(H)状态或低(L)状态的情况下执行插值斩波操作。

图28示出根据本发明构思的实施例的支持去除偏移功能的数模转换器600的另一示例的框图。图29详细示出图28的数模转换器600的放大器640的结构。图28和图29的数模转换器600和放大器640的结构类似于图14和图15的数模转换器400和放大器440的结构。为了描述简洁和清晰，将主要描述图28和图29的数模转换器600和放大器640与图14和图15的数模转换器400和放大器440之间的差异。

参照图28，数模转换器600被实现为8+2比特结构，并且支持用于去除偏移的插值斩波操作。数模转换器600包括8比特解码器610、2比特控制单元620、斩波单元630和放大器640。

不同于分别包括与非反相输入端子(+)相应的四个端子和与反相输入端子(-)相应的四个端子的图14的放大器440，图28的放大器640包括与非反相输入端(+)相应的三个端子(V1，V3，V4)和与反相输入端子(-)相应的三个端子(V5，V7，V8)。这表示图28的放大器640的V1端子以图14的放大器440的V1端子和V2端子集成为一个端子的形式来实现。这还表示图28的放大器640的V5端子以图14放大器440的V5端子和V6端子集成为一个端子的形式来实现。

参照图29，放大器640的非反相输入端子(+)和反相输入端子(-)均分别由三个晶体管构成。与非反相输入端子(+)相应的V1端子、V3端子和V4端子分别对应于第一晶体管M1、第三晶体管M3和第四晶体管M4。与反相输入端子(-)相应的V5端子、V7端子和V8端子分别对应于第五晶体管M5、第七晶体管M7和第八晶体管M8。

在这种情况下，包括第一晶体管M1和第五晶体M5的差分放大器的电流是包括第三晶体管M3和第七晶体管M7的差分运算放大器以及包括第四晶体管M4和第八晶体管M8的差分运算放大器的电流的两倍。也就是说，如图29所示，第一晶体管M1或第五晶体管M5的电流可以是第三晶体管M3、第四晶体管M4、第七晶体管M7或第八晶体管M8的电流的两倍。例如，第一晶体管M1或第五晶体管M5的大小可以是第三晶体管M3、第四晶体管M4、第七晶体管M7或第八晶体管M8的大小的两倍。包括第一晶体管M1和第五晶体管M5的差分放大器的恒流源的容量也可以是包括第三晶体管M3和第七晶体管M7的差分运算放大器的恒流源的容量以及包括第四晶体管M4和第八晶体管M8的差分运算放大器的恒流源的容量的两倍。

如上所述，图28的数模转换器600可通过将两个端子集成为一个端子以更小的面积来实现放大器640。

将参照图30至图33进一步详细描述图28的数模转换器600。

图30示出提供给图28的放大器640的V1端子、V3端子和V4端子的电压电平，以及在插值斩波操作中其输出电压的情况。图31至图33示出根据本发明构思的实施例的每个情况下的偏置条件。

参照图30，在第一种情况下(情况1)，将VA电压提供给V1端子、V3端子和V4端子。在这种情况下，V1端子、V3端子和V4端子之间的偏移无关紧要，从而输出端子YOUT等同地输出VA电压。

参照图30和图31，在第二种情况下(情况2)，将VA、VA和VB电压分别提供给V1端子、V3端子和V4端子。在这种情况下，由于输出端子YOUT输出电压电平(2×VA+VA+VB)/4，可以执行用于去除V1端子、V3端子和V4端子之间的偏移的插值斩波操作。在一个实施例中，假设VB电压大于VA电压，并且在第一帧中将VA、VA和VB电压分别提供给V1端子、V3端子和V4端子，则放大器的输出端子YOUT输出大于VA电压并且小于VB电压的电压。在这种情况下，如图31所示，可以执行插值斩波操作，从而在第二帧中将VA、VB和VA电压分别提供给V1端子、V3端子和V4端子。此时，输出端子YOUT输出电压电平(2×VA+VB+VA)/4，并且在第二帧的输出电压值与在第一帧的输出值相同。因此，数模转换器可去除V1端子、V3端子和V4端子之间的偏移。

参照图30和图32，在第三种情况下(情况3)，将VA、VB和VB电压分别提供给V1端子、V3端子和V4端子。在这种情况下，由于输出端子YOUT输出电压电平2(VA+VB)/4，因此可执行用于去除V1端子、V3端子和V4端子之间的偏移的插值斩波操作。在这种情况下，如图32所示，可执行插值斩波操作，从而在第二帧中将VB、VA和VA电压分别提供给的V1端子、V3端子和V4端子。此时，输出端子YOUT输出电压电平2(VA+VB)/4，并且在第二帧的输出电压值与在第一帧的输出值相同。因此，数模转换器可去除V1端子、V3端子和V4端子之间的偏移。

参照图30和图33，在第四情况下(情况4)，将VB、VA和VB电压分别提供给V1端子、V3端子和V4端子。在这种情况下，由于输出端子YOUT输出电压电平(2×VB+VA+VB)/4，可执行用于去除V1端子、V3端子和V4端子之间的偏移的插值斩波操作。在这种情况下，如图33所示，可执行插值斩波操作，从而在第二帧中将VB、VB和VA电压分别提供给V1端子、V3端子和V4端子。此时，输出端子YOUT输出电压电平(2×VB+VB+VA)/4，并且在第二帧的输出电压值与在第一帧的输出值相同。因此，数模转换器可去除V1端子、V3端子和V4端子之间的偏移。

上述描述是说明性的，并且本发明构思不限于此。例如，描述了图28的数模转换器600仅执行插值斩波操作。然而，数模转换器600可被实现为同时执行插值斩波操作和主缓冲器斩波操作，为了描述简单，可省略其详细描述。

图34示出根据本发明构思的实施例的源驱动单元700的框图。图34的源驱动单元700可被配置为执行上述的插值斩波操作和主缓冲器斩波操作。为了便于描述，假设图34的源驱动单元700包括9+1比特结构的数模转换器。参照图34，源驱动单元700包括9比特解码器710、1比特控制单元720、第一斩波单元730、第二斩波单元740、放大器750、数据锁存器760和电平移位器770。

数据锁存器760从外部接收10比特RGB数据。数据锁存器760将接收的10比特RGB数据提供给电平移位器770，电平移位器770基于时钟信号依次移位10比特RGB数据。电平移位器770将9比特数据提供到9比特解码器710，并且将1比特数据提供到1比特控制单元720。

9比特解码器710、1比特控制单元720、第一斩波单元730、第二斩波单元740和放大器750输出与接收的数字数据相应的模拟数据，并且执行上述插值斩波操作和/或主缓冲器斩波操作，以去除放大器750的偏移。

图35示出根据本发明构思的实施例的显示装置。参照图35，显示装置1000包括时序控制器1100、源极驱动器1200、栅极驱动器1300和显示面板1400。

时序控制器1100针对输入帧接收垂直同步信号VSYNC、水平同步信号HSYNC、时钟CLK和RGB(红、绿、蓝)数据，输出用于控制源极驱动器1200的垂直驱动控制信号(例如，VSYNC)和RGB数据，并且输出用于控制栅极驱动器1300的栅极驱动控制信号(例如，HSYNC)。

源极驱动器1200响应于从时序控制器1100输出的RGB数据和垂直同步信号VSYNC，通过源极线SL1～SLn(n是自然数)向显示面板1400输出与RGB数据相应的灰度电压(换言之，输出信号)。源极驱动器1200包括用于输出灰度电压的多个放大器。

源极驱动1200可被实现为支持如上所述的插值斩波操作和/或主缓冲器斩波操作，因此与一般的源极驱动器相比可以以小面积来实现源极驱动1200。

栅极驱动器1300接收从时序控制器1100输出的水平同步信号HSYNC，并且控制栅极线GL1～GLm(m为自然数)向显示面板1400依次输出从源极驱动器1200输出的模拟数据。

显示面板1400包括在栅极线GL1～GLm和源极线SL1～SLn互相交叉处形成的多个像素点。例如，显示面板1400可以是液晶显示(LCD)面板。

根据本发明构思的数模转换器具有X+Y比特结构，可通过同时执行插值斩波操作和/或主缓冲器斩波操作来去除偏移。因此，根据本发明构思的数模转换器可以以小面积来实现并且可处理高比特图像数据。

已描述了本发明构思的示例性实施例，需进一步指出，对本领域的普通技术人员明显的是，在不脱离权利要求的界限和范围所限定的本发明构思的精神和范围的情况下，可以进行各种修改。