显示控制电路及其操作方法与流程

本发明关于一种显示控制电路及其操作方法，尤指一种液晶显示控制电路及其操作方法。

背景技术：

于液晶显示领域，显示控制电路(例如液晶显示器的像素控制电路)中，作为源极随耦器(source follower)的驱动晶体管可控制数据电压是否写入液晶电容。然而，此驱动晶体管易随长时间使用而老化，导致影响液晶显示的灰阶准确度。

目前本领域已可使用六晶体管-二电容(又称6T2C)架构的显示控制电路，其可检测源极随耦器的晶体管的临界电压漂移，予以补偿，从而缓解晶体管老化的影响。6T2C架构的显示控制电路至少包含六个晶体管及二个电容，四条控制线及三条参考电源线，共七条信号线。

此外，目前本领域可见六晶体管-三电容(又称6T3C)架构的显示控制电路，其亦可用以补偿驱动晶体管的临界电压漂移。6T3C架构的显示控制电路至少包含六个晶体管及三个电容，三条控制线及二条参考电源线，共五条信号线。

如上述，当前的显示控制电路，通常至少包含六个晶体管、及五至七条信号线。上述6T2C架构及6T3C架构的显示控制电路，结构皆较为复杂、元件及信号线数目过多，导致开口率(aperture ratio)过低，透光效果不佳。因此，液晶显示领域仍须更佳解决方案，以提高开口率、简化电路结构、降低元件及信号线的数量、并避免晶体管老化导致显示灰阶准确度不良。

技术实现要素：

本发明实施例提供一种显示控制电路，包含第一开关、第二开关、液晶电容、第三开关、第四开关、第一电容、第二电容及第五开关。第一开关包含第一端及第二端。第二开关包含第一端及第二端，第一端用以接收数据信号。液晶电容包含第一端及第二端，第一端电性耦接于第一开关的第二端，第二端电性耦接于共电压端。第三开关包含第一端及第二端，第一端电性耦接于第二开关的第二端，第二端电性耦接于液晶电容的第一端。第四开关包含第一端及第二端。第一电容包含第一端及第二端，第一端电性耦接于第四开关的第二端，第二端电性耦接于第二开关的第二端。第二电容包含第一端及第二端，第一端电性耦接于第三开关的第一端。第五开关包含第一端及第二端，第一端电性耦接于第一开关的第二端，第二端电性耦接于参考准位。

本发明实施例提供一种显示控制电路，包含充电单元、写入单元、显示单元、维持单元、第一控制单元、第一电容、第二电容及第二控制单元。充电单元包含第一端及第二端。写入单元包含第一端及第二端，第一端用以接收数据信号。显示单元包含第一端及第二端，第一端电性耦接于充电单元的第二端，第二端电性耦接于共电压端。维持单元包含第一端及第二端，第一端电性耦接于写入单元的第二端，第二端电性耦接于显示单元的第一端。第一控制单元包含第一端及第二端。第一电容包含第一端及第二端，第一端电性耦接于第一开关的第二端，第二端电性耦接于写入单元的第二端。第二电容包含第一端及第二端，第一端电性耦接于维持单元的第一端。第二控制单元包含第一端及第二端，第一端电性耦接于充电单元的第二端，第二端电性耦接于参考准位。

本发明实施例提供一种显示控制电路的操作方法。显示控制电路包含充电单元、第一控制单元、第二控制单元、写入单元、维持单元、第一电容、第二电容及显示单元，充电单元的第二端电性耦接于显示单元的第一端、维持单元的第二端及第二控制单元的第一端，维持单元的第一端电性耦接于第一电容的第二端、第二电容的第一端、及写入单元的第二端，写入单元的第一端用以接收数据信号，第一电容的第一端电性耦接于第一控制单元的第二端及充电单元的控制端，显示单元的第二端电性耦接于共电压端，第二电容的第二端电性耦接于第二控制单元的控制端。操作方法包含，于重置阶段，导通维持单元及第一控制单元，将第一控制单元的该第一端转换至高准位，从而导通充电单元，及将充电单元的第一端转换至低准位，以重置维持单元的第二端至低准位；于重置阶段后的补偿阶段，将充电单元的第一端转换至高准位，及将第二电容的第二端转换至高准位，以导通第二控制单元、及充电维持单元的第二端至第一预定准位；于补偿阶段后的写入阶段，关闭维持单元及第一控制单元，导通写入单元，以将第一电容的第一端耦合至第二预定准位；于写入阶段后的维持阶段，关闭写入单元，以将维持单元的第二端的准位充电至实质相同于数据信号的准位；及于维持阶段后的显示阶段，关闭第二控制单元，将第二电容的第二端降至低准位，从而耦合充电单元的控制端为低准位，以关闭充电单元。

本发明实施例的提供的显示控制电路及其控制方法，可降低晶体管的门槛电压漂移，以使液晶显示的亮度与灰阶稳定。

附图说明

图1是本发明一实施例的显示控制电路的示意图。

图2是本发明一实施例的显示控制电路的示意图。

图3是图1的实施例的显示控制电路的操作波形图。

图4至8为图1、3的实施例的显示控制电路于各阶段的操作说明图。

图9是图1至8的显示控制电路的操作方法流程图。

图10是对应于图3的操作波形、图4至8的各操作阶段、及图9的操作方法的量测结果示意图。

其中，附图标记：

100、200 显示控制电路

110 第一开关

120 第二开关

130 第三开关

140 第四开关

150 第五开关

S1、S2、S_REF、S_BIAS 控制信号

V_DD 操作电压

Sd 数据信号

VSS 参考准位

C_st 维持电容

C_LC 液晶电容

C1 第一电容

C2 第二电容

V_COM 共电压端

A、B、C 节点

110a 充电单元

120a 写入单元

130a 维持单元

170a 显示单元

140a、150a 控制单元

V_REFH、V_DDH 高准位

V_REFL、V_DDL 低准位

P1 重置阶段

P2 补偿阶段

P3 写入阶段

P4 维持阶段

P5 显示阶段

I_D 电流

Vd 准位

V_OUT 输出准位

900 操作方法

905至960 步骤

具体实施方式

图1为本发明另一实施例的显示控制电路100的示意图。显示控制电路100可包含充电单元110a、写入单元120a、显示单元170a、维持单元130a、控制单元140a、控制单元150a、第一电容C1及第二电容C2。写入单元120a可用以接收数据信号Sd。显示单元170a可电性耦接于充电单元110a及共电压端V_COM，用以显示影像。维持单元130a可电性耦接于写入单元120a、显示单元170a及第二电容C2。第一电容C1可电性耦接于控制单元140a及写入单元120a。控制单元140a可用以接收控制信号S_REF且电性耦接于充电单元110a。控制单元150a可电性耦接于充电单元110a及参考准位VSS。控制单元140a、150a可控制为导通或截止。

图2是本发明实施例的显示控制电路200的示意图。显示控制电路200可包含第一开关110、第二开关120、液晶电容C_LC、第三开关130、第四开关140、第一电容C1、第二电容C2及第五开关150。第一开关110可包含第一端及第二端，其中第一端电性耦接于操作电压V_DD。第二开关120可包含第一端及第二端，第二端可用以接收数据信号Sd。液晶电容C_LC可包含第一端及第二端，第一端电性耦接于第一开关110的第二端，第二端电性耦接于共电压端V_COM。第三开关130可包含第一端及第二端，第一端电性耦接于第二开关120的第二端，第二端电性耦接于液晶电容C_LC的第一端。第三开关130的第一端可对应于图1的节点B。第四开关140可包含第一端及第二端，第一端用以接收控制信号S_REF。第一电容C1可包含第一端及第二端，第一端电性耦接于第四开关140的第二端，第二端电性耦接于第二开关120的第二端。第一电容C1的第一端可对应于图1的节点A。第二电容C2可包含第一端及第二端，第一端电性耦接于第三开关130的第一端。第五开关150可包含第一端及第二端，第一端电性耦接于第一开关110的第二端，第二端电性耦接于参考准位VSS。第五开关150的第一端可对应于图1的节点C。根据本发明实施例，参考准位VSS可为适宜的准位。

根据本发明的实施例，当第一开关110及第五开关150为晶体管开关，可选用参考准位VSS的值，以使第一开关110、第五开关150操作于饱和区。根据本发明的实施例，对照于图1的控制电路100，于图2的实施例中，充电单元110a可包含第一开关110，写入单元120a可包含第二开关120，维持单元130a可包含第三开关130表示。显示单元170a可包含液晶电容C_LC，控制单元140a可包含第四开关140，且控制单元150a可包含第五开关150。故充电单元100a、写入单元120a、维持单元130a可为实质上具开关功能、且可控制导通/截止的元件。本发明图1的控制电路100不限于图2实施例所示的范围，研发者仍可依需求，如静电防护、设计规范验证(design rule check)、或其他功能控制，调整电路设计，而仍属本发明实施例的范围。

根据本发明一实施例，如图2所示，第二开关120可另包含控制端，用以接收控制信号S2并由控制信号S2控制。第四开关140可另包含控制端，用以接收控制信号S1并由控制信号S1控制。第五开关150可另包含控制端，用以接收控制信号S_BIAS并由控制信号S_BIAS控制，第五开关150的控制端还电性耦接于第二电容C2的第二端。第三开关130可另包含控制端，电性耦接于第四开关140的控制端，用以接收控制信号S1并由控制信号S1控制。第一开关110可另包含控制端，电性耦接于第一电容C1的第一端，即图1的节点A。根据本发明实施例，显示控制电路100可另包含维持电容C_st，以助于液晶电容C_LC维持电荷及显示数据，维持电容C_st可包含第一端及第二端，第一端电性耦接于液晶电容C_LC的第一端，第二端电性耦接于共电压端V_COM。维持电容C_st可根据设计需求，选择性地使用或省略。

图3为图2实施例的显示控制电路100的操作波形图。图4至8可为图2、3的实施例的显示控制电路100的操作说明图。图3中，控制信号S1、S2、S_REF、S_BIAS，操作电压V_DD的波形，可对应于重置阶段P1、补偿阶段P2、写入阶段P3、维持阶段P4及显示阶段P5而调整。此五阶段可循环进行。控制信号S_REF可为高准位V_REFH或低准位V_REFL。操作电压V_DD可为高准位V_DDH或低准位V_DDL。在本发明中，高准位、低准位指相对的数值，通常其一对应致能电路的准位，另一对应禁能电路的准位。

图4可对应于重置阶段P1。当从显示阶段P5进入重置阶段P1，可将控制信号S1设为高准位，以导通(turn on)第三开关130及第四开关140，且将控制信号S2设为低准位，以保持第二开关120及第五开关150为关闭(off)状态。调整控制信号S_REF为高准位V_REFH可使节点A为高准位，进而使第一开关110导通。将操作电压V_DD调整到低准位V_DDL，可重置第三开关130的第一端及第二端至低准位。

图5可对应于补偿阶段P2。当从重置阶段P1进入补偿阶段P2，可保持控制信号S1为高准位以保持第三开关130及第四开关140导通，可保持控制信号S2为低准位以保持第二开关120关闭，可将控制信号S_BIAS调整为高准位以导通第五开关150，可保持控制信号S_REF为高准位V_REFH，及可将操作电压V_DD调整为高准位V_DDH。由于第四开关140导通，故此时节点A的准位可与控制信号S_REF相同，亦为高准位V_REFH。节点B、C的准位可以准位V_OUT表示。以下为准位V_OUT的推导过程。

当第一开关110及第五开关150为晶体管开关，且第一开关110操作于饱和区，则流经第一开关110的电流I_D可用算式eq-1表示：

I_D＝K₁(V_REFH-V_OUT-V_TH1)²＝K₅(V_BIAS–VSS–V_TH5)²……(eq-1)；

其中，K₁可为第一开关110的晶体管的制程参数，K₅可为第五开关150的晶体管的制程参数，V_TH1及V_TH5可分别为第一开关110及第五开关150的门槛电压，准位V_BIAS可为控制信号S_BIAS的电压值，VSS是前述的耦接于第五开关150的第二端的参考准位。现引入代数α表示制程参数K₁及K₅的比值的平方根，可将算式eq-1整理为算式eq-2：

α＝√(K₁/K₅)＝(V_BIAS-V_TH5-VSS)/(V_REFH-V_OUT-V_TH1)……(eq-2)；

整理后可导出算式eq-3：

αV_REFH-αV_OUT-αV_TH1＝V_BIAS–V_TH5–VSS……(eq-3)；

整理算式eq-3，可导出算式eq-4如下：

V_OUT＝V_REFH-V_TH1+(1/α)·V_TH5-(1/α)·VSS-(1/α)·V_BIAS……(eq-4)；

根据算式eq-4，图5中，节点C的准位可被充电至准位V_OUT，即[V_REFH-V_TH1+(1/α)V_TH5-(1/α)·VSS-(1/α)V_BIAS]，此准位V_OUT可视为第一预定准位。此外，由于第四开关140导通，故补偿阶段P2中，节点A的准位可对应于控制信号S_REF，亦为高准位V_REFH，因此，第一电容C1的第一端及第二端可储存有准位差(V_REFH-V_OUT)，此准位差可使用于下一阶段。

图6可对应于写入阶段P3。当从补偿阶段P2进入写入阶段P3，可将控制信号S1调整为低准位以关闭第三开关130及第四开关140，可将控制信号S2调整为高准位以导通第二开关S2，可将控制信号S_REF保持为高准位V_REFH，可将操作电压V_DD保持为高准位V_DDH，及可保持控制信号S_BIAS为高准位以保持第五开关150导通。第二开关120导通后，数据信号Sd可透过第二开关120传送至节点B，故节点B的准位可对应于数据信号Sd的准位Vd。如上述，第一电容C1的两端(即节点A、B之间)可于补偿阶段P2后，储存有准位差(V_REFH-V_OUT)，故节点A的准位可为节点B的准位及准位差(V_REFH-V_OUT)之和，亦即(Vd+V_REFH-V_OUT)，此值可为第二预定准位。

以准位V_A、V_B、V_C分别表示节点A、B、C的准位，如上文，可知准位V_A可被耦合到第二预定准位(Vd+V_REFH-V_OUT)，准位V_B可同于数据信号Sd的准位Vd、且准位V_C可为显示控制电路100于写入阶段P3的输出准位V_OUT。经推导后，输出准位V_OUT可实质上相等于数据信号Sd的准位Vd，其推导如下。

准位V_A可用等式eq-5表示：V_A＝V_REFH+(Vd–V_REFH+V_TH1–(1/α)·V_TH5-(1/α)·VSS+(1/α)·V_BIAS)……(eq-5)；

前述流经第一开关110的电流I_D可用算式eq-6表示：

I_D＝K₁(Vd+V_TH1-(1/α)·V_TH5-(1/α)·VSS+(1/α)·V_BIAS–V_OUT–V_TH1)²

＝K₁(Vd-(1/α)·V_TH5-(1/α)·VSS+(1/α)·V_BIAS–V_OUT)²

＝K₅(V_BIAS–VSS–V_TH5)²……(eq-6)；

又如上述，代数α可为制程参数K₁及K₅的比值的平方根，故可导出算式eq-7：

α＝√(K₁/K₅)

＝(V_BIAS–V_TH5)/(Vd-(1/α)V_TH5–(1/α)VSS+(1/α)V_BIAS–V_OUT)……(eq-7)；

整理后可得算式eq-8：

α(Vd-(1/α)V_TH5-(1/α)VSS+(1/α)V_BIAS–V_OUT)＝V_BIAS–V_TH5……(eq-8)；

进而可整理得到算式eq-9：

αVd-V_TH5-VSS+V_BIAS–αV_OUT＝V_BIAS-V_TH5-VSS……(eq-9)；

将等式eq-9两边的V_TH5及V_BIAS一起删除，可得到推导的结果如下：

V_OUT＝Vd……(eq-10)；

由算式eq-10可知，输出准位V_OUT实质上可等于数据信号Sd的准位Vd。然而，输出准位V_OUT仍须充电过程以达到准位Vd，故本发明实施例的操作可进入图7所示的维持阶段P4。

图7可对应于维持阶段P4。当从写入阶段P3进入维持阶段P4，可将控制信号S1保持于低准位以将第三开关130及第四开关140保持为关闭，可将控制信号S2调整为低准位以关闭第二开关120，可将控制信号S_BIAS保持于高准位以保持第五开关150导通，可将控制信号S_REF保持于高准位V_REFH，及可将操作电压V_DD保持于高准位V_DDH。维持阶段P4中，由于第一开关110及第五开关150导通，故设于高准位V_DDH的操作电压V_DD可持续对于节点C充电，以使节点C的输出准位V_OUT被持续充电到实质等于数据信号Sd的准位Vd。如上述，于写入阶段P3及维持阶段P4，液晶电容C_LC可根据数据信号Sd显示。

图8可对应于显示阶段P5。当从维持阶段P4进入显示阶段P5，可保持控制信号S1为低准位以保持第三开关130及第四开关140关闭，可保持控制信号S2为低准位以保持第二开关S2关闭，可将控制信号S_REF调整为低准位V_REFL，可将控制信号S_BIAS调整为低准位以关闭第五开关150。控制信号S_BIAS调整至低准位，可透过第二电容C2及第一电容C1，将节点A的准位V_A亦耦合到低准位。如上文推导，因维持阶段P4中，节点C的准位V_C为数据信号Sd的准位Vd，故准位V_A被耦合到低准位后，准位V_A及准位V_C的差值可小于第一开关110的晶体管的门槛电压，从而使第一开关110关闭。因此，显示阶段P5中，第一至第五开关110-150可皆为关闭，进而可抑止节点C漏电，以及减缓所有开关的晶体管的老化效应。

图9是图2至8的显示控制电路的操作方法900流程图。操作方法900的步骤910至950可分别对应于上述图4-8所示的各阶段。操作方法900步骤可如下：

步骤905：开始；

步骤910：于重置阶段P1，导通(turn on)第三开关130及第四开关140，保持第二开关120及第五开关150为关闭(off)状态，调整控制信号S_REF为高准位V_REFH从而使第一开关110导通，将操作电压V_DD调整到低准位V_DDL，以重置第三开关130的第一端及第二端至低准位；

步骤920：于重置阶段P1后的补偿阶段P2，将操作电压V_DD转换至高准位V_DDH，及将控制信号S_BIAS转换至高准位以导通第五开关150，进而充电第三开关130的第二端至第一预定准位；

步骤930：于补偿阶段P2后的写入阶段P3，关闭第三开关130及第四开关140，导通第二开关120，以将第一电容C1的第一端耦合至第二预定准位；

步骤940：于写入阶段P3后的维持阶段P4，关闭第二开关120，保持第三开关130及第四开关140为关闭状态，保持第五开关150为导通状态，保持操作电压V_DD为高准位V_DDH以将第三开关130的第二端的准位充电到实质相同于数据信号Vd；

步骤950：于维持阶段P4后的显示阶段P5，维持第二、第三、第四开关120-140为关闭状态，关闭第五开关150，调整第二电容C2的第二端所接收的控制信号S_BIAS到低准位，进而透过第二电容C2及第一电容C1将第一电容C1的第一端耦合到低准位，以使第一开关110关闭；

步骤955：若继续执行显示操作，进入步骤910；若不继续执行显示操作，进入步骤960；及

步骤960：结束。

图10可为对应于图3的操作波形、图4-8的各操作阶段、及图9的操作方法的量测结果示意图。图10的横轴可为时间，其单位可以微秒(us)为例，其纵轴可为量测的准位，其单位可以伏特为例。曲线V_A0、V_A3、V_A3’可分别为采用门槛电压为0伏特、+3伏特、-3伏特的晶体管作为开关，于节点A量测得到的准位。曲线V_C0、V_C3、V_C3’可分别为采用门槛电压与预定值的漂移差值为0伏特、+3伏特、-3伏特的晶体管作为开关，于节点C量测得到的准位。曲线V_S2可为控制信号S2的准位。如图10所示，于维持阶段P4后期，及显示阶段P5，曲线V_C0、V_C3、V_C3’可实质上迭合，故表示根据本发明实施例，当晶体管的门槛电压于-3伏特至+3伏特间漂移，节点C的输出准位VOUT可实质上保持稳定，故本发明实施例提供的显示控制电路，可有效改善晶体管的制程漂移导致的显示不稳问题。

上述第一至第五开关110-150，可采用常关型(normally-OFF)或常开型(normally-ON)晶体管，并可依研发者的需求挑选N型金氧半场效晶体管、P型金氧半场效晶体管、双载子接面晶体管或其他相似原理的开关元件。本发明实施例提供的显示控制电路可适用于一般液晶显示，亦可适用于蓝相液晶。

综上，当采用晶体管作为本发明的开关元件，则本发明实施例提供的显示控制电路100可包含第一至第五开关110-150，第一至第二电容C1-C2及液晶电容C_LC，故本发明实施例的显示控制电路100可为五晶体管-三电容(可称5T3C)架构的显示控制电路。此外，本发明的显示控制电路100的控制信号总数可为图3所示，共须五条信号线。相较于本领域习知的6T2C架构(七条信号线)或6T3C架构(五条信号线)的控制电路，本发明实施例的5T3C架构实可有效降低元件数，故可提升开口率。此外，本发明实施例的提供的显示控制电路及其控制方法，亦可抗御晶体管的门槛电压漂移，以使液晶显示的亮度与灰阶稳定，更可减缓开关元件的老化。因此，本发明对于改善本领域习知技术的缺失，显有助益。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求保护范围所做的均等变化与修改，皆应属本发明的涵盖范围。