一种像素电路、阵列基板、显示装置及其控制方法与流程

本发明涉及显示技术领域，尤其涉及一种像素电路、阵列基板、显示装置及其控制方法。

背景技术：

随着科学技术的快速进步，各种显示装置逐渐发展起来，消费者对显示装置的要求也越来越高，例如要求显示装置具有较低的功耗。

现有的显示装置中的阵列基板，如图1所示，包括多条栅线(G₁、G₂、G₃……G_t-1、G_t)和多条数据线(D₁、D₂、D₃……D_s-1、D_s)，以及由多条栅线和多条数据线限定的多个亚像素区域，每个亚像素区域包括一个亚像素显示单元101，n个亚像素区域构成一个像素区域01，其中，n≥3，每个像素区域01包括n个亚像素显示单元101。在进行显示时，栅线逐行进行扫描，当栅线扫描到某一行时，各条数据线上的信号将分别输入到与该行扫描线相连的多个亚像素显示单元101。然而，由于栅线扫描到某一行时，每条数据线上的信号只能输入到一个亚像素显示单元101，从而导致显示装置的功耗较高。

技术实现要素：

本发明的实施例提供一种像素电路、阵列基板、显示装置及其控制方法，可降低显示装置的功耗。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种像素电路，包括：由n个亚像素显示单元组成的像素显示单元，n≥3；还包括：数据信号控制单元，所述数据信号控制单元与所述像素显示单元和驱动该像素显示单元的n条数据线连接，且与控制线连接，用于在所述控制线输入第一控制信号时，将n个亚像素显示单元分别与驱动n个亚像素显示单元的n条数据线连通，在所述控制线输入第二控制信号时，将驱动所述像素显示单元的n条数据线中的一条与该像素显示单元中的至少一个所述亚像素显示单元连通；其中，所述第一控制信号和所述第二控制信号互为高电平信号和低电平信号。

优选的，所述数据信号控制单元包括：n个第一开关，每个所述第一开关与一个所述亚像素显示单元和一条数据线连接，n个第一开关还与所述控制线相连，每个所述第一开关用于在所述控制线输入第一控制信号时闭合，使与第一开关相连的亚像素显示单元和数据线连通，在所述控制线输入第二控制信号时断开。

进一步优选的，所述第一开关为第一晶体管，所述第一晶体管的栅极与所述控制线相连，第一极与所述亚像素显示单元相连，第二极与所述数据线相连。

优选的，所述数据信号控制单元包括：一个第二开关，所述第二开关与所述像素显示单元中的一个亚像素显示单元以及驱动所述像素显示单元的数据线中的一条相连，且与所述控制线相连，用于在所述控制线输入第二控制信号时闭合，将与所述第二开关相连的亚像素显示单元和数据线连通，在所述控制线输入第一控制信号时断开。

进一步优选的，所述第二开关为第二晶体管；所述第二晶体管的栅极与所述控制线相连，第一极与所述像素显示单元中的一个亚像素显示单元相连，第二极与驱动所述像素显示单元的数据线中的一条相连。

优选的，当所述数据信号控制单元包括第一晶体管时，第一晶体管为N型晶体管，第二晶体管为P型晶体管；或者，第一晶体管为P型晶体管，第二晶体管为N型晶体管。

优选的，所述数据信号控制单元包括：n个第三开关，所述n个第三开关与驱动该像素显示单元的数据线中的一条相连，每个所述第三开关与所述像素显示单元中的一个亚像素显示单元及所述控制线相连，每个所述第三开关用于在所述控制线输入第二控制信号时闭合，使与所述第三开关相连的数据线和所述亚像素显示单元连通，在所述控制线输入第一控制信号时断开。

进一步优选的，所述第三开关为第三晶体管；所述第三晶体管的栅极与所述控制线相连，第一极与所述像素显示单元中一个亚像素显示单元相连，第二极与驱动该像素显示单元的数据线中的一条相连。

优选的，当所述数据信号控制单元包括第一晶体管时，第一晶体管为N型晶体管，第三晶体管为P型晶体管；或者，第一晶体管为P型晶体管，第三晶体管为N型晶体管。

第二方面，提供一种阵列基板，包括多条数据线和多条栅线，以及由所述多条数据线和所述多条栅线绝缘交叉限定的多个亚像素区域，n个亚像素区域构成一个像素区域，所述阵列基板还包括：与所述多条数据线交叉设置的多条控制线，在每个所述像素区域内设置有上述的像素电路，沿所述栅线方向分布的每排像素电路与一条所述控制线相连。

优选的，像素显示单元包括第一亚像素显示单元、第二亚像素显示单元和第三亚像素显示单元；所述数据信号控制单元包括第二开关时，沿所述栅线方向，相邻的三个像素区域内，所述第二开关分别与不同的亚像素显示单元相连。

第三方面，提供一种显示装置，包括上述阵列基板；所述显示装置还包括视点追踪模块和控制模块；所述视点追踪模块，用于获取显示装置上的视点位置；所述控制模块，用于向第一控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元分别与驱动n个亚像素显示单元的n条数据线连通，所述第一控制线为与视点位置处的像素电路连接的控制线；或者向第二控制线输入第二控制信号，以使驱动所述像素显示单元的n条数据线中的一条与该像素显示单元中的至少一个所述亚像素显示单元连通，所述第二控制线为除所述第一控制线以外的控制线；所述第一控制信号和所述第二控制信号互为高电平信号和低电平信号。

第四方面，提供一种上述的显示装置的控制方法，所述方法包括：获取显示装置上的视点位置；向第一控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元分别与驱动n个亚像素显示单元的n条数据线连通，所述第一控制线为与视点位置处的像素电路连接的控制线；或者向第二控制线输入第二控制信号，以使驱动所述像素显示单元的n条数据线中的一条与该像素显示单元中的至少一个所述亚像素显示单元连通，所述第二控制线为除所述第一控制线以外的控制线；所述第一控制信号和所述第二控制信号互为高电平信号和低电平信号。

本发明实施例提供一种像素电路、阵列基板、显示装置及其控制方法，像素电路包括数据信号控制单元，数据信号控制单元可以在控制线输入第一控制信号时，将n个亚像素显示单元分别与驱动n个亚像素显示单元的n条数据线连通，此时一条数据线上的信号可以流向一个亚像素显示单元，从而可以使每个亚像素显示单元进行正常显示。数据信号控制单元还可以在控制线输入第二控制信号时，将驱动像素显示单元的n条数据线中的一条与像素显示单元中的至少一个亚像素显示单元连通，此时由于只将驱动像素显示单元的n条数据线中的一条与像素显示单元中的至少一个亚像素显示单元连通，而其他数据线并没有与亚像素显示单元连通，因而其它数据线上的信号不能流向亚像素显示单元，因此当将该像素电路应用于显示装置中，在控制线输入第二控制信号时，可降低显示装置的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种阵列基板的结构示意图；

图2为本发明实施例提供的一种阵列基板的结构示意图；

图3为本发明实施例提供的一种像素电路的结构示意图一；

图4为本发明实施例提供的一种像素电路具体的结构示意图一；

图5为本发明实施例提供的一种像素电路的结构示意图二；

图6为本发明实施例提供的一种像素电路具体的结构示意图二；

图7为本发明实施例提供的一种显示装置的控制方法的流程示意图。

附图标记：

01-像素区域；10-像素显示单元；101-亚像素显示单元；20-数据信号控制单元；201-第一开关；202-第二开关；203-第三开关。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，如图2所示，包括多条数据线(D₁、D₂、D₃……D_s-1、D_s)和多条栅线(G₁、G₂、G₃……G_t-1、G_t)，以及由多条数据线和多条栅线绝缘交叉限定的多个亚像素区域，n个亚像素区域构成一个像素区域01，其中，n≥3，每个像素区域01都设置有像素电路。阵列基板还包括与多条数据线交叉设置的多条控制线(C1、C2、C3……C_r-1、C_r)，沿栅线方向分布的每排像素电路与一条控制线相连。其中，控制线可以和栅线平行设置。此处像素区域01是指一个像素显示单元10所在的区域。

以下以设置在一个像素区域01的像素电路为例，对像素电路进行详细介绍。

本发明实施例提供一种像素电路，如图2-图6所示，包括：由n个亚像素显示单元101组成的像素显示单元10，n≥3。像素电路还包括：数据信号控制单元20，数据信号控制单元20与像素显示单元10和驱动该像素显示单元10的n条数据线连接，且与控制线连接，用于在控制线输入第一控制信号时，将n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，在控制线输入第二控制信号时，将驱动像素显示单元10的n条数据线中的一条与该像素显示单元10中的至少一个亚像素显示单元101连通；其中，第一控制信号和第二控制信号互为高电平信号和低电平信号。

需要说明的是，第一，可以是第一控制信号为高电平信号，第二控制信号为低电平信号，也可以是第一控制信号为低电平信号，第二控制信号为高电平信号，只要能确保在控制线输入第一控制信号时，n个亚像素显示单元101可以分别与驱动n个亚像素显示单元101的n条数据线连通，在控制线输入第二控制信号时，驱动像素显示单元10的n条数据线中的一条可以与该像素显示单元10中的至少一个亚像素显示单元101连通即可。

第二，一个像素显示单元10包括n个亚像素显示单元101，其中，n≥3。当n等于3时，一个像素显示单元10中可以包括红色亚像素显示单元、绿色亚像素显示单元、蓝色亚像素显示单元。

当像素显示单元10包括n个亚像素显示单元101时，此时像素电路应包括n条数据线，以使在控制线输入第一控制信号，n个亚像素显示单元101可以分别与n条数据线连通。

基于此，在控制线输入第二控制信号时，可以将驱动像素显示单元10的n条数据线中的任意一条与该像素显示单元10中的一个亚像素显示单元101或多个亚像素显示单元101连通。

示例的，像素显示单元10包括三个亚像素显示单元101，此时则有三条数据线驱动像素显示单元10，在控制线输入第二控制信号时，可以将三条数据线中的一条与一个亚像素显示单元101连通，也可以将三条数据线中的一条与两个亚像素显示单元101连通，当然也可以是将三条数据线中的一条与三个亚像素显示单元101均连通。

第三，由于本发明的像素电路在现有的像素电路的基础上，增加了数据信号控制单元20、控制线以及与数据信号控制单元20连接的多条连接线，因而本发明实施例的像素电路的连接线较多。由于在硅基板上采用C-MOS工艺，不但可以实现显示面板像素的有源寻址矩阵的制作，还可以在硅芯片上实现SRAM(Static Random Access Memory，静态随机存储器)、T-CON(Timer Control Register，时序控制电路)等多功能的驱动控制电路的制作，大大减少了连接线，增加可靠性能，实现集成轻量化，降低成本，因此本发明的像素电路优选采用硅基工艺实现。

第四，对于亚像素显示单元101的类型不进行限定，可以是液晶显示装置(Liquid Crystal Display，简称LCD)中的亚像素显示单元101，也可以是有机发光二极管显示装置(Organic Light-Emitting Diode,简称OLED)中的亚像素显示单元101。

本发明实施例提供一种像素电路，像素电路中包括数据信号控制单元20，数据信号控制单元20可以在控制线输入第一控制信号时，将n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，此时一条数据线上的信号可以流向一个亚像素显示单元，从而可以使每个亚像素显示单元101进行正常显示。数据信号控制单元20还可以在控制线输入第二控制信号时，将驱动像素显示单元10的n条数据线中的一条与像素显示单元10中的至少一个亚像素显示单元101连通，此时由于只将驱动像素显示单元10的n条数据线中的一条与像素显示单元10中的至少一个亚像素显示单元101连通，而其他数据线并没有与亚像素显示单元101连通，因而其它数据线上的信号不能流向亚像素显示单元101，因此当将该像素电路应用于显示装置中，在控制线输入第二控制信号时，可降低显示装置的功耗。

优选的，如图3和图5所示，数据信号控制单元20包括：n个第一开关201，每个第一开关201与一个亚像素显示单元101和一条数据线连接，n个第一开关201还与控制线相连，每个第一开关201用于在控制线输入第一控制信号时闭合，使与第一开关201相连的亚像素显示单元101和数据线连通，在控制线输入第二控制信号时断开。

其中，对于第一开关201的类型不进行限定，例如可以是晶体管。

此处，当控制线输入第一控制信号时，由于第一开关201闭合，因此数据线上的信号便可以通过第一开关201流向亚像素显示单元101；当控制线输入第二控制信号时，由于第一开关201断开，因此此时数据线上的信号不能通过第一开关201流向亚像素显示单元101。

本发明实施例，由于数据信号控制单元20包括n个第一开关201，因此在控制线输入第一控制信号时，可以通过n个第一开关201使n个亚像素显示单元101分别与n条数据线连通，以使一条数据线上的信号流向一个亚像素显示单元101。

具体的，如图4和图6所示，第一开关201可以为第一晶体管T1，第一晶体管T1的栅极与控制线相连，第一极与亚像素显示单元101相连，第二极与数据线相连。

其中，对于第一晶体管T1的类型不进行限定，第一晶体管T1可以是N型晶体管，也可以是P型晶体管。当第一晶体管T1为N型晶体管时，若第一控制信号为高电平信号时，则第一晶体管T1导通，此时数据线上的信号可以通过第一晶体管T1流向亚像素显示单元101；当第一晶体管T1为P型晶体管时，若第一控制信号为低电平信号时，则第一晶体管T1导通，此时数据线上的信号可以通过第一晶体管T1流向亚像素显示单元101。

需要说明的是，本发明实施例中所采用的晶体管可以是薄膜晶体管或场效应晶体管，也可以是其它类型的晶体管。在此基础上，对于晶体管的第一极和第二极不进行限定，可以是第一极为源极，第二极为漏极；也可以是第一极为漏极，第二极为源极。

此处，如图4和图6所示，以亚像素显示单元101为OLED中的亚像素显示单元101为例，具体的，亚像素显示单元101包括第一开关晶体管M1、驱动晶体管M2以及发光器件；第一开关晶体管M1的栅极与栅线相连，第一极与数据信号控制单元20相连，第二极与驱动晶体管M2的栅极相连；驱动晶体管M2的第一极与第一电压端VDD相连，第二极与发光器件的阳极相连；发光器件的阴极与第二电压端VSS相连。当然亚像素显示单元101还可以包括存储电容，存储电容的一端与驱动晶体管M2的栅极相连，另一端与第一电压端VDD相连。本发明说明书附图中未示意出存储电容。此外，发光器件可以是有机发光二极管，当然也可以是其它能够发光的器件。第二电压端VSS可以是低电压或者是接地端。

优选的，如图3所示，数据信号控制单元20包括：一个第二开关202，第二开关202与像素显示单元10中的一个亚像素显示单元101以及驱动像素显示单元10的数据线中的一条相连，且与控制线相连，用于在控制线输入第二控制信号时闭合，将与第二开关202相连的亚像素显示单元101和数据线连通，在控制线输入第一控制信号时断开。

其中，第二开关202可以与驱动像素显示单元10的数据线中的任意一条以及像素显示单元10中的任意一个亚像素显示单元101相连。

此处，对于第二开关202的类型不进行限定，例如可以为晶体管，且所述晶体管的类型与所述第一晶体管T1的类型不同。

本发明实施例，在控制线输入第二控制信号时，由于第一开关201断开，因此数据线上的信号不能通过第一开关201流向亚像素显示单元101。此时，由于第二开关202闭合，因此驱动像素显示单元10的数据线中一条数据线上的信号可以通过第二开关202流向一个亚像素显示单元101，而其它数据线并不与亚像素显示单元101连通，因此其它数据线上的信号不能流向亚像素显示单元101。

具体的，如图4所示，第二开关202为第二晶体管T2；第二晶体管T2的栅极与控制线相连，第一极与像素显示单元10中的一个亚像素显示单元101相连，第二极与驱动像素显示单元10的数据线中的一条相连。

此处，当数据信号控制单元20包括第一开关201，第一开关201为第一晶体管T1时，若第一晶体管T1为N型晶体管，则第二晶体管T2为P型晶体管，此时第一控制信号为高电平信号，第二控制信号为低电平信号，当控制线输入高电平信号时，第一晶体管T1导通，第二晶体管T2截止，因此驱动像素显示单元10的n条数据线上的信号可以分别流向n个亚像素显示单元101(如图4和图6中粗线条所示)；当控制线输入低电平信号时，第一晶体管T1截止，第二晶体管T2导通，因此只有驱动像素显示单元10的数据线中的一条数据线上的信号可以流向一个亚像素显示单元101。若第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管，此时第一控制信号为低电平信号，第二控制信号为高电平信号。对于控制线输入高电平信号或低电平信号时，像素电路的具体工作过程与上述类似，此处不再赘述。本发明说明书附图4以第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管为例进行示意。

优选的，如图5所示，数据信号控制单元20包括：n个第三开关203，n个第三开关203与驱动该像素显示单元10的数据线中的一条相连，每个第三开关203与像素显示单元10中的一个亚像素显示单元101及控制线相连，每个第三开关203用于在控制线输入第二控制信号时闭合，使与第三开关203相连的数据线和亚像素显示单元101连通，在控制线输入第一控制信号时断开。

其中，当像素显示单元10包括n个亚像素显示单元101时，此时驱动像素显示单元10的数据线有n条，n个第三开关203可以和n条数据线中的任意一条相连。

此处，对于第三开关203的类型不进行限定，例如可以是晶体管，且所述晶体管的类型与所述第一晶体管T1的类型不同。

本发明实施例，在控制线输入第二控制信号时，由于第一开关201断开，因此数据线上的信号不能通过第一开关201流向亚像素显示单元101。此时，由于第三开关203闭合，因此驱动像素显示单元10的数据线中一条数据线上的信号可以通过n个第三开关203分别流向n个亚像素显示单元101，而其它数据线并不与亚像素显示单元101连通，因此其它数据线上的信号不能流向亚像素显示单元101。

具体的，如图6所示，第三开关203为第三晶体管T3；第三晶体管T3的栅极与控制线相连，第一极与像素显示单元10中一个亚像素显示单元101相连，第二极与驱动该像素显示单元10的数据线中的一条相连。

此处，当数据信号控制单元20包括第一开关201，第一开关201为第一晶体管T1时，若第一晶体管T1为N型晶体管，则第三晶体管T3为P型晶体管，此时第一控制信号为高电平信号，第二控制信号为低电平信号；当控制线输入高电平信号时，第一晶体管T1导通，第三晶体管T3截止，因此驱动像素显示单元10的n条数据线上的信号可以分别流向n个亚像素显示单元101；当控制线输入低电平信号时，第一晶体管T1截止，第三晶体管T3导通，因此只有驱动像素显示单元10的数据线中的一条数据线上的信号可以通过n个第三晶体管T3分别流向n个亚像素显示单元101。若第一晶体管T1为P型晶体管，第三晶体管T3为N型晶体管，此时第一控制信号为低电平信号，第二控制信号为高电平信号。对于控制线输入高电平信号或低电平信号时，像素电路的具体工作过程与上述类似，此处不再赘述。本发明说明书附图6以第一晶体管T1为N型晶体管，第三晶体管T3为P型晶体管为例进行示意。

本发明实施例提供一种阵列基板，如图2所示，在每个像素区域01内设置有上述的像素电路，沿栅线方向分布的每排像素电路与一条控制线相连。其中，像素显示单元10包括第一亚像素显示单元、第二亚像素显示单元和第三亚像素显示单元；数据信号控制单元20包括第二开关202时，沿栅线方向，相邻的三个像素区域01内，第二开关202分别与不同的亚像素显示单元101相连。

每个像素区域01内都有一个像素显示单元10。此处，示例的，相邻的三个像素区域01内，位于第一像素区域的第二开关202与第一亚像素显示单元相连，位于第二像素区域内的第二开关202与第二亚像素显示单元相连，位于第三像素区域内的第二开关202与第三亚像素显示单元相连。

本发明实施例，由于相邻的三个像素区域01内，第二开关202分别与不同的三个亚像素显示单元101相连，因而在控制线输入第二控制信号时，第二开关202闭合，这样相邻的三个像素区域01内，第二开关202分别与不同的三个亚像素显示单元101相连，此时这三个不同的亚像素显示单元101可以组成一个像素显示单元10，因此在控制线输入第二控制信号时，阵列基板上可以重新组成多个像素显示单元10。例如，阵列基板包括129个像素显示单元10，在控制线输入第二控制信号时，阵列基板用于显示的像素显示单元10的个数变为43个。由于在控制线输入第二控制信号时，阵列基板上用于显示的亚像素显示单元101的个数是控制线输入第一控制信号时，阵列基板上用于显示的亚像素显示单元101的个数的1/3，因此在控制线输入第二控制信号时，阵列基板的分辨率降低，同时降低了阵列基板的功耗。

本发明实施例提供一种显示装置，包括上述阵列基板；显示装置还包括视点追踪模块和控制模块；视点追踪模块，用于获取显示装置上的视点位置；控制模块，用于向第一控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，第一控制线为与视点位置处的像素电路连接的控制线；或者向第二控制线输入第二控制信号，以使驱动像素显示单元10的n条数据线中的一条与该像素显示单元10中的至少一个亚像素显示单元101连通，第二控制线为除所述第一控制线以外的控制线；第一控制信号和第二控制信号互为高电平信号和低电平信号。

需要说明的是，显示装置包括阵列基板，而阵列基板上沿栅线方向分布的每排像素电路与一条控制线相连，因此向与视点位置处的像素电路相连的控制线输入第一控制信号时，此时视点位置处以及与视点位置在同一行的每个像素显示单元10中的n个亚像素显示单元101分别与n条数据线连通。

本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP3播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等，还可以是有机发光二极管显示面板等显示部件。

本发明实施例提供一种显示装置，由于显示装置包括视点追踪模块和控制模块，当视点追踪模块获取到显示装置上的视点位置后，控制模块可以向与视点位置处的像素电路连接的控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，从而使视点位置处实现正常的高分辨显示，其它控制线输入第二控制信号，以使驱动像素显示单元10的n条数据线中的一条与该像素显示单元10中的至少一个亚像素显示单元101连通，以达到降低显示装置的功耗的目的。

在此基础上，若数据信号控制单元20包括第二开关202时，沿栅线方向，相邻的三个像素区域01内，第二开关202分别与不同的亚像素显示单元101相连，这样在控制线输入第二控制信号时，显示装置中用于显示的亚像素显示单元101的个数是控制线输入第一控制信号时，显示装置中用于显示的亚像素显示单元101的个数的1/3，因此显示装置的分辨率降低。通过控制向与视点位置处的像素电路连接的控制线输入第一控制信号，其它控制线输入第二控制信号，可以使显示装置中视点位置所在行实现高分辨率显示，其它位置实现低分辨率显示。此时，显示装置通过分辨率可调的方式在降低显示装置功耗的同时，还可以使视点位置处的显示效果最佳。

本发明实施例还提供一种上述的显示装置的控制方法，如图7所示，所述方法包括：

S100、获取显示装置上的视点位置。

此处，对于如何获取显示装置上的视点位置不进行限定，可以利用现有技术中获取视点位置的方法获取视点位置。

S101、向第一控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，第一控制线为与视点位置处的像素电路连接的控制线；或者向第二控制线输入第二控制信号，以使驱动像素显示单元10的n条数据线中的一条与该像素显示单元10中的至少一个亚像素显示单元101连通，第二控制线为除第一控制线以外的控制线；第一控制信号和第二控制信号互为高电平信号和低电平信号。

本发明实施例提供一种显示装置的控制方法，当获取到显示装置上的视点位置后，可以向与视点位置处的像素电路连接的控制线输入第一控制信号，以使视点位置处的n个亚像素显示单元101分别与驱动n个亚像素显示单元101的n条数据线连通，从而使视点位置处实现正常的高分辨显示，其它控制线输入第二控制信号，以使驱动像素显示单元10的n条数据线中的一条与该像素显示单元10中的至少一个亚像素显示单元101连通，以降低显示装置的功耗。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。