像素电路、像素驱动方法和显示装置与流程

本发明涉及显示技术领域，特别涉及一种像素电路、像素驱动方法和显示装置。

背景技术：

有源矩阵有机发光二极体面板(activematrixorganiclightemittingdiode,简称：amoled)的应用越来越广泛。amoled的像素显示器件为有机发光二极管(organiclight-emittingdiode,简称oled)，amoled能够发光是通过驱动薄膜晶体管在饱和状态下产生驱动电流，该驱动电流驱动oled发光。图1为现有技术中基本的像素电路的结构示意图，如图1所示，现有的基本的像素电路采用2t1c电路，该2t1c电路包括两个薄膜晶体管(开关管t0和驱动晶体管dtft)和1个存储电容c。

但是，由于在现有的低温多晶硅工艺制程中，显示基板上各个驱动晶体管dtft之间的阈值电压vth均匀性较差，而且在使用过程中还会发生漂移，这样当扫描线scan控制开关管t0导通以向驱动晶体管dtft输入相同数据电压vdata时，由于驱动管dtft的阈值电压不同而产生不同的驱动电流，从而导致oled亮度的均匀性较差。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路、像素驱动方法和显示装置。

为实现上述目的，本发明提供了一种像素电路，包括：驱动晶体管、发光器件、阈值补偿单元和发光控制单元；

所述驱动晶体管的控制极、第一极和第二极均与所述阈值补偿单元连接；

所述阈值补偿单元与数据线、第一电源端和所述发光控制单元均连接；

所述发光控制单元与所述发光器件的第一端连接；

所述发光器件的第二端与第二电源端连接；

所述阈值补偿单元用于在重置阶段时将重置电压写入至所述驱动晶体管的控制极，所述重置电压等于所述第一电源端提供的第一电压与所述驱动晶体管的阈值电压的和；以及，在数据写入阶段时将控制电压写入至所述驱动晶体管的控制极，所述控制电压与所述重置电压和所述数据线中所输入的数据电压相关；

所述驱动晶体管用于在发光阶段时根据所述控制电压产生驱动电流；

所述发光控制单元用于在所述发光阶段时将所述驱动电流输出至所述发光器件，以驱动所述发光器件发光。

可选地，所述控制电压等于所述数据线在所述数据写入阶段时提供的第二数据电压与在所述重置阶段时提供的第一数据电压的差与所述重置电压的和。

可选地，所述阈值补偿单元包括：第一晶体管、第二晶体管、第三晶体管和电容；

所述第一晶体管的控制极与第一控制信号线连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述驱动晶体管的第一极连接；

所述第二晶体管的控制极与第二控制信号线连接，所述第二晶体管的第一极与所述数据线连接，所述第二晶体管的第二极与所述电容的第一端连接；

所述第三晶体管的控制极与所述第三控制信号线连接，所述第三晶体管的第一极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与所述电容的第二端和所述驱动晶体管的控制极连接；

所述电容的第二端与所述驱动晶体管的控制极连接。

可选地，所述第二控制信号线和所述第三控制信号线为同一控制信号线。

可选地，所述发光控制单元包括：第四晶体管；

所述第四晶体管的控制极与发光控制信号线连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光器件的第一端连接。

可选地，所述像素电路中的各晶体管均为p型晶体管。

为实现上述目的，本发明还提供了一种显示装置，包括：像素电路，该像素电路采用上述的像素电路。

为实现上述目的，本发明还提供了一种像素驱动方法，所述像素驱动方法基于像素电路，所述像素电路采用上述的像素电路，所述像素驱动方法包括：

在重置阶段，所述阈值补偿单元将重置电压写入至所述驱动晶体管的控制极，所述重置电压等于所述第一电源端提供的第一电压与所述驱动晶体管的阈值电压的和；

在数据写入阶段，所述阈值补偿单元将控制电压写入至所述驱动晶体管的控制极，所述控制电压与所述重置电压和所述数据线中所输入的数据电压相关；

在发光阶段，所述驱动晶体管根据所述控制电压产生驱动电流，所述发光控制单元将所述驱动电流输出至所述发光器件，以驱动所述发光器件发光。

可选地，所述阈值补偿单元将重置电压写入至所述驱动晶体管的控制极的步骤具体包括：

所述第一晶体管在所述第一控制信号线的控制下导通，所述第二晶体管在所述第二控制信号线的控制下导通，所述第三晶体管在所述第三控制信号线的控制下导通，所述驱动晶体管导通，所述第一电源端依次通过所述第一晶体管、驱动晶体管和所述第三晶体管以对所述驱动晶体管的控制极进行充电，直至所述驱动晶体管的控制极的电压达到所述重置电压。

可选地，当所述像素电路采用上述权利要求3中所述的像素电路时，所述阈值补偿单元将控制电压写入至所述驱动晶体管的控制极的步骤具体包括：

所述第一晶体管在所述第一控制信号线的控制下截止，所述第二晶体管在所述第二控制信号线的控制下导通，所述第三晶体管在所述第三控制信号线的控制下导通。

本发明具有以下有益效果：

本发明提供了一种像素电路、像素驱动方法和显示装置，驱动晶体管、发光器件、阈值补偿单元和发光控制单元，其中，阈值补偿单元用于在重置阶段时将重置电压写入至驱动晶体管的控制极，重置电压等于第一电源端提供的第一电压与驱动晶体管的阈值电压的和；以及，在数据写入阶段时将控制电压写入至驱动晶体管的控制极，控制电压与重置电压和数据线中所输入的数据电压相关；驱动晶体管用于在发光阶段时根据控制电压产生驱动电流；发光控制单元用于在发光阶段时将驱动电流输出至发光器件，以驱动发光器件发光。本发明的技术方案通过在重置阶段时利用阈值补偿单元将大小等于第一电压与驱动晶体管的阈值电压的和的重置电压写入至驱动晶体管的控制极，以及在数据写入阶段时利用阈值补偿单元将与控制电压和数据线中所输入的数据电压相关的控制电压写入至驱动晶体管的控制极，以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电压无关，从而可避免流过发光器件的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件的驱动电流的均匀性。

附图说明

图1为现有技术中基本的像素电路的结构示意图；

图2为本发明实施例一提供的一种像素电路的结构示意图；

图3为本发明实施例一提供的一种像素驱动方法的流程图；

图4为本发明实施例二提供的一种像素电路的结构示意图；

图5为图4所示的像素电路的工作时序图；

图6为图4所示的像素电路在重置阶段的等效电路图；

图7为图4所示的像素电路在数据写入阶段的等效电路图；

图8为图4所示的像素电路在发光阶段的等效电路图；

图9为本发明实施例二提供的一种像素驱动方法的流程图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素电路、像素驱动方法和显示装置进行详细描述。

图2为本发明实施例一提供的一种像素电路的结构示意图，如图2所示，该像素电路包括：驱动晶体管dtft、发光器件oled、阈值补偿单元1和发光控制单元2。

其中，驱动晶体管dtft的控制极、第一极和第二极均与阈值补偿单元1连接；阈值补偿单元1与数据线data、第一电源端和发光控制单元2均连接；发光控制单元2与发光器件oled的第一端连接；发光器件oled的第二端与第二电源端连接。

阈值补偿单元1用于在重置阶段时将重置电压写入至驱动晶体管dtft的控制极，重置电压等于第一电源端提供的第一电压与驱动晶体管dtft的阈值电压的和；以及，在数据写入阶段时将控制电压写入至驱动晶体管dtft的控制极，控制电压与重置电压和数据线data中所输入的数据电压相关。

驱动晶体管dtft用于在发光阶段时根据控制电压产生驱动电流；发光控制单元2用于在发光阶段时将驱动电流输出至发光器件oled，以驱动发光器件oled发光。

在本实施例中，第一电源端用于提供第一电压vdd，第二电源端用于提供第二电压vss。

需要说明的是，本实施例中的发光器件可以是现有技术中包括led(lightemittingdiode，发光二极管)或oled(organiclightemittingdiode，有机发光二极管)在内的电流驱动型发光器件，在本实施例中是以oled为例进行的说明。

本发明的技术方案通过在重置阶段时利用阈值补偿单元1将大小等于第一电压与驱动晶体管dtft的阈值电压的和的重置电压写入至驱动晶体管dtft的控制极，以及在数据写入阶段时利用阈值补偿单元1将与控制电压和数据线data中所输入的数据电压相关的控制电压写入至驱动晶体管dtft的控制极，从而使得在显示阶段时驱动晶体管dtft所产生的驱动电流与驱动晶体管dtft的阈值电压无关，进而消除了驱动晶体管dtft的阈值电压偏移对发光器件oled的驱动电流的影响，有效提升显示装置中各发光器件oled的亮度均匀性。

图3为本发明实施例一提供的一种像素驱动方法的流程图，如图3所示，该像素驱动方法基于像素电路，该像素电路采用上述图2所示的像素电路，该像素电路的具体结构可参见前述内容，此处不再赘述，该像素驱动方法包括：

步骤s101、在重置阶段，阈值补偿单元将重置电压写入至驱动晶体管的控制极，重置电压等于第一电源端提供的第一电压与驱动晶体管的阈值电压的和。

步骤s102、在数据写入阶段，阈值补偿单元将控制电压写入至驱动晶体管的控制极，控制电压与重置电压和数据线中所输入的数据电压相关。

由于重置电压等于第一电压与驱动晶体管dtft的阈值电压的和，因此驱动晶体管dtft的控制极处的控制电压中必然也包含第一电压与驱动晶体管dtft的阈值电压的和的部分，该部分可在后序发光阶段时实现对驱动晶体管dtft进行阈值补偿。

此外，控制电压中数据线data中所输入的数据电压可对驱动晶体管dtft输出的驱动电流的大小进行控制。

可选地，控制电压等于数据线data在数据写入阶段时提供的第二数据电压与在重置阶段时提供的第一数据电压的差与重置电压的和。

步骤s103、在发光阶段，驱动晶体管根据控制电压产生驱动电流，发光控制单元将驱动电流输出至发光器件，以驱动发光器件发光。

本发明实施例一提供了一种像素电路和像素驱动方法，通过在重置阶段时利用阈值补偿单元将大小等于第一电压与驱动晶体管的阈值电压的和的重置电压写入至驱动晶体管的控制极，以及在数据写入阶段时利用阈值补偿单元将与控制电压和数据线中所输入的数据电压相关的控制电压写入至驱动晶体管的控制极，以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电压无关，从而可避免流过发光器件的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件的驱动电流的均匀性。

实施例二

图4为本发明实施例二提供的一种像素电路的结构示意图，如图4所示，该像素电路基于图2所示的像素电路。可选地，阈值补偿单元1包括：第一晶体管t1、第二晶体管t2、第三晶体管t3和电容c。

其中，第一晶体管t1的控制极与第一控制信号线scan1连接，第一晶体管t1的第一极与第一电源端连接，第一晶体管t1的第二极与驱动晶体管dtft的第一极连接。

第二晶体管t2的控制极与第二控制信号线scan2连接，第二晶体管t2的第一极与数据线data连接，第二晶体管t2的第二极与电容c的第一端连接。

第三晶体管t3的控制极与第三控制信号线scan3连接，第三晶体管t3的第一极与驱动晶体管dtft的第二极连接，第三晶体管t3的第二极与电容c的第二端和驱动晶体管dtft的控制极连接。

电容c的第二端与驱动晶体管dtft的控制极连接。

优选地，第二控制信号线scan2和第三控制信号线scan3为同一控制信号线。第二晶体管t2的控制极和第三晶体管t3的控制极采用同一控制信号线控制，可在实现像素驱动的同时，有效减小像素电路中信号走线的布置数量，有利于像素开口率的提升。需要说明的是，上述第二控制信号线scan2和第三控制信号线scan3为同一控制信号线的情况仅为本发明中的优选方案，其不会对本发明的技术方案产生限制。

可选地，发光控制单元2包括：第四晶体管t4，第四晶体管t4的控制极与发光控制信号线em连接，第四晶体管t4的第一极与驱动晶体管dtft的第二极连接，第四晶体管t4的第二极与发光器件oled的第一端连接。

需要说明的是，在本实施例中的驱动晶体管dtft、第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。其中，第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4作为开关管来使用，驱动晶体管dtft作为驱动管来使用。

在本实施例中涉及到的“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。

本实施例中，优选地，像素电路中的各晶体管均为p型薄膜晶体管，此时可采用的相同的制备工艺以同时制备出上述，进而缩短像素电路的生产周期。

此外，发光器件oled的“第一端”和“第二端”分别为发光器件oled的阳极端和阴极端。

为便于本领域技术人员更好的理解本发明的技术方案，下面将结合附图，对本实施例提供的像素电路的工作过程进行详细描述。在下面描述中，以像素电路中的各晶体管均为p型晶体管，第二控制信号线scan2和第三控制信号线scan3为同一控制信号线为例进行描述。

此外，第一电源端提供第一电压的大小为vdd，第二电源端提供第二电压的大小为vss。驱动晶体管dtft的阈值电压的大小为vth(p型晶体管的阈值电压一般小于0，即本实施例中的vth取负值)。

图5为图4所示的像素电路的工作时序图，如图4所示，该像素电路的工作过程包括三个阶段：重置阶段、数据写入阶段和发光阶段。

在重置阶段，第一控制信号线scan1输入低电平信号，第二控制信号线scan2(第三控制信号线scan3)输入低电平信号，发光控制信号线em输入高电平信号。此时，第一晶体管t1、第二晶体管t2和第三晶体管t3均导通，第四晶体管t4截止。

图6为图4所示的像素电路在重置阶段的等效电路图，如图6所示，由于第二晶体管t2导通，则数据线data中的第一数据电压可通过第二晶体管t2写入至电容c的第一端。本实施例中，假定第一数据电压的大小为vdata’，即此时点a的电压为vdata’。

又由于第一晶体管t1和第三晶体管t3导通，则第一电源端依次通过第一晶体管t1、驱动晶体管dtft和第三晶体管t3以对驱动晶体管dtft的控制极进行充电，直至驱动晶体管dtft的控制极的电压上升至vdd+vth，驱动晶体管dtft截止，充电结束。此时，点b的电压为重置电压，且大小为vdd+vth。

需要说明的是，由于此时第四晶体管t4处于截止状态，则驱动电流无法流过第四晶体管t4，此时发光器件oled不会发光。

在数据写入阶段，第一控制信号线scan1输入高电平信号，第二控制信号线scan2(第三控制信号线scan3)输入低电平信号，发光控制信号线em输入高电平信号。此时，第二晶体管t2和第三晶体管t3均导通，第一晶体管t1和第四晶体管t4均截止。

图7为图4所示的像素电路在数据写入阶段的等效电路图，如图7所示，数据线data中提供第二数据电压，且第二数据电压小于第一数据电压。由于第二晶体管t2导通，则数据线data中的第二数据电压可通过第二晶体管t2写入至电容c的第一端，本实施例中，假定第二数据电压的大小为vdata，即此时点a的电压为vdata，其中vdata＝vdata’+△v，△v为第二数据电压与第一数据电压的差，△v为负值。

由于第一晶体管t1和第四晶体管t4均截止，则点b处于浮接(floating)状态。相较于前一阶段，电容c的第一端(点a)的电压发生了变化，为保证其自身两端电压差不变，则会产生自举作用，以使得其第二端(点b)的电压发生等量跳变，此时电容c的第二端的电压变为vdd+vth+△v，即输入至驱动晶体管dtft的控制极的控制电压的大小等于数据线data在数据写入阶段时提供的第二数据电压与在重置阶段时提供的第一数据电压的差与重置电压的和。

在发光阶段，第一控制信号线scan1输入低电平信号，第二控制信号线scan2(第三控制信号线scan3)输入高电平信号，发光控制信号线em输入低电平信号。此时，第一晶体管t1和第四晶体管t4均导通，第二晶体管t2和第三晶体管t3均截止。

图8为图4所示的像素电路在发光阶段的等效电路图，如图8所示，由于第一晶体管t1导通，则第一电源端提供的第一电压通过第一晶体管t1写入至驱动晶体管dtft的第一极，此时驱动晶体管dtft再次导通，根据驱动晶体管dtft的饱和驱动电流公式可得：

i＝k*(vgs-vth)²

＝k*(vdd+vth+△v-vdd-vth)²

＝k*(△v)²

其中，k为一个常量，vgs为驱动晶体管dtft的栅源电压。通过上式可知，驱动晶体管dtft的驱动电流与数据线data在数据写入阶段的跳变电压(第二数据电压与第一数据电压的差)相关，而与驱动晶体管dtft的阈值电压无关，因而可实现对驱动晶体管dtft的阈值电压补偿。

此外，通过控制数据线data在数据写入阶段的跳变电压，可实现对驱动晶体管dtft输出的驱动电流的大小进行控制。

需要说明的是，上述像素电路中的各晶体管均为p型薄膜晶体管仅为本实施例的一种优选方案，这并不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，通过就上述像素电路中的至少部分晶体管的类型进行改变(将p型薄膜晶体管变为n型薄膜晶体管)，且控制信号线中输入信号进行相应改变(导通信号由低电平变为低电平)，用于实现上述像素驱动过程的像素电路，其均匀属于本发明的保护范围。

图9为本发明实施例二提供的一种像素驱动方法的流程图，如图9所示，像素驱动方法基于像素电路，该像素电路采用上述图4所示的像素电路，该像素驱动方法包括：

步骤s201、在重置阶段，第一晶体管在第一控制信号线的控制下导通，第二晶体管在第二控制信号线的控制下导通，第三晶体管在第三控制信号线的控制下导通，第四晶体管在发光控制信号线的控制下截止。

在步骤s201中，第一晶体管t1、第二晶体管t2、第三晶体管t3和驱动晶体管dtft均导通。第一电源端依次通过第一晶体管t1、驱动晶体管dtft和第三晶体管t3以对驱动晶体管dtft的控制极进行充电，直至驱动晶体管dtft的控制极的电压达到重置电压，重置电压的大小等于第一电源端提供的第一电压与驱动晶体管dtft的阈值电压的和。

与此同时，数据线data中的第一数据电压通过第二晶体管t2写入至电容c的第一端。

步骤s202、在数据写入阶段，第一晶体管在第一控制信号线的控制下截止，第二晶体管在第二控制信号线的控制下导通，第三晶体管在第三控制信号线的控制下导通，第四晶体管在发光控制信号线的控制下截止。

在步骤s202中，第一晶体管t1和第四晶体管t4均截止，电容c的第二端处于floating状态。第二晶体管t2导通，数据线data中的第一数据电压通过第二晶体管t2写入至电容c的第一端，电容c的第二端通过自举作用调变至控制电压，该控制电压的大小等于数据线data在数据写入阶段时提供的第二数据电压与在重置阶段时提供的第一数据电压的差与重置电压的和。

需要说明的是，在数据写入阶段中，由于第一晶体管t1和第四晶体管t4均处于截止状态，因此无论第三晶体管t3处于导通状态还是截止状态，其均不会影响电容c的第二端处于floating状态。因此，作为本实施例中的一种可选方案，第三晶体管t3还可在数据写入阶段时在第三控制信号线scan3的控制下截止，具体情况此处不进行详细描述。

步骤s203、在发光阶段，第一晶体管在第一控制信号线的控制下导通，第二晶体管在第二控制信号线的控制下截止，第三晶体管在第三控制信号线的控制下截止，第四晶体管在发光控制信号线的控制下导通。

在步骤s203中，第一晶体管t1导通，则第一电源端提供的第一电压写入至驱动晶体管dtft的第一极，此时驱动晶体管dtft导通，并输出驱动电流，该驱动电流的大小由驱动晶体管dtft的控制极的控制电压决定。

根据驱动晶体管dtft的饱和驱动电流公式可得：

i＝k*(vgs-vth)²

＝k*(vdd+vth+△v-vdd-vth)²

＝k*(△v)²

其中，k为一个常量，vgs为驱动晶体管dtft的栅源电压。通过上式可知，驱动晶体管dtft的驱动电流与数据线data在数据写入阶段的跳变电压(第二数据电压与第一数据电压的差)相关，而与驱动晶体管dtft的阈值电压无关，因而可实现对驱动晶体管dtft的阈值电压补偿。

此外，通过控制数据线data在数据写入阶段的跳变电压，可实现对驱动晶体管dtft输出的驱动电流的大小进行控制。

本发明实施例二提供了一种像素电路和像素驱动方法，通过在重置阶段时利用阈值补偿单元将大小等于第一电压与驱动晶体管的阈值电压的和的重置电压写入至驱动晶体管的控制极，以及在数据写入阶段时利用阈值补偿单元将与控制电压和数据线中所输入的数据电压相关的控制电压写入至驱动晶体管的控制极，以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电压无关，从而可避免流过发光器件的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件的驱动电流的均匀性。

实施例三

本发明实施例三提供了一种显示装置，该显示装置包括：像素电路，该像素电路采用上述实施例一或实施例二中提供的像素电路，具体描述可参见上述实施例一和实施例二中的内容，此处不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。