像素电路及其驱动方法、显示基板、显示装置与流程

本发明涉及显示领域，特别涉及一种像素电路及其驱动方法、显示基板、显示装置。

背景技术：

液晶显示器包括由多条数据线和多条栅线交叉围成的多个像素单元，该多个像素单元呈阵列排布，其中每个像素单元中包括一像素电路，该像素电路具体包括：薄膜晶体管(英文：thinfilmtransistor；缩写：tft)和液晶电容，其中液晶电容是由像素单元中的像素电极和公共电极形成的。该tft用于为液晶电容充电，液晶电容用于控制液晶分子的偏转，进而实现图像的显示。

相关技术中，每个像素电路中的液晶电容由一个tft充电，同一行的多个像素电路中tft的栅极与同一条栅线连接，该栅线用于控制tft的通断，该多个像素电路中tft的源极与不同的数据线连接，每个tft的漏极与像素电极连接。tft在栅线的控制下导通时，可以将数据线上的数据信号写入像素电极，从而为液晶电容充电。

但是，在tft关断后，tft的漏极可能会向数据线输出漏电流，导致像素电极的电压减小，影响液晶分子的偏转，进而影响显示器的图像显示效果。

技术实现要素：

为了解决相关技术中tft的漏极可能会向数据线输出漏电流，导致像素电极的电压减小，影响液晶分子的偏转，进而影响显示器的图像显示效果的问题，本发明实施例提供了一种像素电路及其驱动方法、显示基板、显示装置。所述技术方案如下：

第一方面，提供了一种像素电路，所述像素电路包括：

栅线、数据线、第一充电模块、第二充电模块和显示模块；

所述第一充电模块被配置为可被控制以向充电节点输出来自所述数据线的数据信号并存储来自所述数据线的数据信号；

所述第二充电模块分别与所述充电节点、所述栅线和所述显示模块连接，其被配置为可被控制以向所述显示模块输出来自所述充电节点的数据信号。

可选地，所述第一充电模块包括：第一晶体管和存储电容；

所述第一晶体管的栅极与所述栅线连接；或者，所述像素电路还包括：控制线，所述第一晶体管的栅极与所述控制线连接；

所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述充电节点连接；

所述存储电容的一端与所述充电节点连接，所述存储电容的另一端与公共电极连接。

可选地，所述第一充电模块包括：至少两个串联的充电子模块，其中，每个充电子模块包括：第一晶体管和存储电容；

所述第一晶体管的栅极与所述栅线连接；或者，所述像素电路还包括：控制线，所述第一晶体管的栅极与所述控制线连接；

所述第一晶体管的第二极与所述存储电容的一端连接，所述存储电容的另一端与公共电极连接；

所述多个串联的充电子模块中，第一充电子模块中第一晶体管的第一极与所述数据线连接，第二充电子模块中第一晶体管的第二极与所述充电节点连接；

所述第一充电子模块和所述第二充电子模块为所述至少两个串联的充电子模块中两端的充电子模块。

可选地，所述第二充电模块，包括：第二晶体管；

所述第二晶体管的栅极与所述栅线连接，所述第二晶体管的第一极与所述充电节点连接，所述第二晶体管的第二极与所述显示模块连接。

可选地，所述第一晶体管的栅极与控制线连接，所述控制线与所述栅线彼此电连接。

可选地，所述像素电路包括：多条控制线，每个充电子模块中的第一晶体管的栅极分别与不同的控制线连接。

可选地，所述显示模块包括液晶电容，所述像素电路中存储电容的电容值大于所述液晶电容的电容值。

第二方面，提供了一种像素电路的驱动方法，所述像素电路包括：栅线、数据线、第一充电模块、第二充电模块和显示模块，所述第二充电模块分别与所述充电节点、所述栅线和所述显示模块连接，所述方法包括：

控制所述第一充电模块向所述充电节点输出来自所述数据线的数据信号并存储来自所述数据线的数据信号；

所述栅线提供第一电平的栅极驱动信号，所述第二充电模块向所述显示模块输出来自所述充电节点的数据信号。

可选地，所述显示模块包括液晶电容，所述像素电路还包括：控制线，所述第一充电模块包括：第一晶体管和存储电容，所述第一晶体管的栅极与所述控制线连接；所述第二充电模块，包括：第二晶体管，所述第二晶体管的栅极与所述栅线连接；所述第一晶体管的第二极与所述第二晶体管的第一极连接；

所述控制所述第一充电模块向所述充电节点输出来自所述数据线的数据信号并存储来自所述数据线的数据信号，包括：

所述控制线提供第一电平的栅极驱动信号，所述第一晶体管导通，所述数据线通过所述第一晶体管为所述存储电容充电；

所述栅线提供第一电平的栅极驱动信号，所述第二充电模块向所述显示模块输出来自所述充电节点的数据信号，包括：

所述栅线提供第一电平的栅极驱动信号，所述第二晶体管导通，所述存储电容通过所述第二晶体管为所述液晶电容充电。

可选地，所述显示模块包括液晶电容，所述第一充电模块包括：第一晶体管和存储电容，所述第一晶体管的栅极与所述栅线连接；所述第二充电模块，包括：第二晶体管，所述第二晶体管的栅极与所述栅线连接；所述第一晶体管的第二极与所述第二晶体管的第一极连接；

在所述栅线提供第一电平的栅极驱动信号时，所述第一晶体管和所述第二晶体管导通，所述数据线通过所述第一晶体管和所述第二晶体管为所述液晶电容充电。

可选地，所述方法还包括：

所述控制线提供第二电平的栅极驱动信号，所述充电节点与所述数据线断开连接；

所述栅线提供第二电平的栅极驱动信号，所述充电节点与所述液晶电容断开连接。

第三方面，提供了一种显示基板，所述显示基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布，其中，每个像素单元中包括一像素电路，所述像素电路为第一方面任一所述的像素电路。

可选地，所述显示基板还包括：多条控制线，所述像素电路中第一充电模块与控制线连接，位于同一列且相邻的两个像素单元中，第一像素单元中第二充电模块所连接的栅线与第二像素单元中第一充电模块所连接的控制线彼此电连接，其中，所述第一像素单元和所述第二像素单元按照所述多条栅线对所述多个像素单元的扫描方向排列。

第四方面，提供了一种显示装置，包括第三方面任一所述的显示基板。

本发明实施例提供的技术方案带来的有益效果是：

本发明实施例提供的像素电路及其驱动方法、显示基板、显示装置，像素电路中数据线与显示模块之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-1是本发明实施例提供的一种像素电路的结构框图；

图1-2是本发明实施例提供的一种像素电路的结构示意图；

图1-3是本发明实施例提供的另一种像素电路的结构示意图；

图2-1是图1-2所示的像素电路对液晶电容充电后，第一晶体管的第二极的电压在一帧时间内的电压保持情况的仿真图；

图2-2是图1-2所示的像素电路对液晶电容充电后，第二晶体管的第二极的电压在一帧时间内的电压保持情况的仿真图；

图3-1是本发明实施例提供的又一种像素电路的结构示意图；

图3-2是本发明实施例提供的再一种像素电路的结构示意图；

图4是相关技术中的一种像素电路的示意图；

图5是本发明实施例提供的一种像素电路的驱动方法；

图6-1的本发明实施例提供的一种第一晶体管的栅极连接的控制线和第二晶体管的栅极连接的栅线上加载的栅极驱动信号的波形示意图；

图6-2的本发明实施例提供的另一种第一晶体管的栅极连接的控制线和第二晶体管的栅极连接的栅线上加载的栅极驱动信号的波形示意图；

图6-3的本发明实施例提供的又一种第一晶体管的栅极连接的控制线和第二晶体管的栅极连接的栅线上加载的栅极驱动信号的波形示意图；

图6-4的本发明实施例提供的一种充电过程中第一晶体管的第二极的电压波形和第二晶体管的第二极的电压波形示意图；

图7是本发明实施例提供的一种显示基板的结构示意图；

图8-1是本发明实施例提供的一种显示基板上多条栅线和多条控制线与多个栅极驱动信号输出端连接的示意图；

图8-2是本发明实施例提供的一种显示基板上多条栅线和多条控制线与多个栅极驱动信号输出端连接时，各个栅极驱动信号输出端输出的信号波形示意图；

图8-3是本发明实施例提供的一种显示基板上多条栅线和多条控制线与多个栅极驱动信号输出端连接时，显示基板中各条栅线和各条控制线上加载的栅极驱动信号的波形示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管、场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极称为第一级，漏极称为第二级。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本发明实施例所采用的开关晶体管可以为n型开关晶体管，其中，n型开关晶体管在栅极为高电位时导通，在栅极为低电位时截止。此外，本发明各个实施例中的多个信号都对应有第一电平和第二电平。第一电平和第二电平仅代表该信号的电位有2个状态量，不代表全文中第一电平或第二电平具有特定的数值。

相关技术中，智能穿戴等显示产品采用低功耗的工作方式：显示产品的显示面板中采用1赫兹(英文：hz)的刷新频率(即显示一帧图像的时长为1秒)，且黑白显示面板中采用1比特位驱动，以实现显示面板上的黑白色显示，彩色显示面板使用2比特位驱动，以实现显示面板上的64色彩色显示。该工作方式相较于刷新频率为60hz显示面板，像素电极的电压保持时间增大了60倍，其漏电风险也相应增大。这对于部分结构由非晶硅(英文：amorphoussilicon；缩写：a-si)制造的显示面板，由于在晶体管关断后，像素电极可能会向数据线输出漏电流，使得像素电极的电压减小，因此，像素电极的电压难以在较长时间(例如：1秒)内一直保持为高电位，使得液晶电容的电容减小，进而影响显示面板中液晶分子的偏转，导致显示产品的图像显示效果受到影响。

针对上述问题，本发明实施例提供了一种像素电路，图1-1是该像素电路的结构框图，如图1-1所示，该像素电路可以包括：

栅线g1、数据线d、第一充电模块01、第二充电模块02和显示模块03。

第一充电模块01被配置为可被控制以向充电节点p输出来自数据线d的数据信号并存储来自数据线d的数据信号。

第二充电模块02分别与充电节点p、栅线g1和显示模块03连接，其被配置为可被控制以向显示模块03输出来自充电节点p的数据信号。

综上所述，本发明实施例提供的像素电路，在显示模块与数据线之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果。

需要说明的是，该显示模块03可以包括液晶电容clc，向显示模块03输出来自充电节点p的数据信号是对液晶电容clc充电的过程。且由于该液晶电容clc是由像素单元中的像素电极和公共电极形成的，对液晶电容clc充电的过程实际是将电信号写入像素电极的过程。

进一步地，根据不同的应用场景，第一充电模块01的结构可以有多种可实现方式，本发明实施例以以下两种可实现方式为例进行说明：

第一种可实现方式，如图1-2所示，第一充电模块01可以包括：第一晶体管m1和存储电容cst。

该第一晶体管m1的栅极可以与栅线g1连接(图1-2中未示出该连接方式)。

或者，像素电路还可以包括：控制线g2，该第一晶体管m1的栅极与控制线g2连接。

第一晶体管m1的第一极与数据线d连接，第一晶体管m1的第二极与充电节点p连接，存储电容cst的一端与充电节点p连接，存储电容cst的另一端与公共电极连接。

第二种可实现方式，如图1-3所示，第一充电模块01可以包括：至少两个串联的充电子模块011(图1-3中为第一充电模块包括三个充电子模块的情形)，其中，每个充电子模块011可以包括：第一晶体管m1和存储电容cst。

该第一晶体管m1的栅极可以与栅线g1连接(图1-3中未示出该连接方式)。

或者，像素电路还可以包括：控制线g2，该第一晶体管m1的栅极与控制线g2连接。

第一晶体管m1的第二极通过充电节点p与存储电容cst的一端连接，存储电容cst的另一端与公共电极连接。

多个串联的充电子模块011中，每两个相邻的充电子模块中靠近数据线d的充电子模块011中第一薄膜晶体管m1的第二极与远离数据线d的充电子模块011中第一薄膜晶体管m1的第一极连接。且第一充电子模块中第一晶体管m1的第一极与数据线d连接，第二充电子模块中第一晶体管m1的第二极与充电节点p连接。该第一充电子模块和第二充电子模块为至少两个串联的充电子模块中两端的充电子模块。

可选地，参考图1-2和图1-3，第二充电模块02可以包括：第二晶体管m2。该第二晶体管m2的栅极与栅线g1连接，第二晶体管m2的第一极与充电节点p连接，第二晶体管m2的第二极与显示模块中的液晶电容clc连接。

图1-2所示的像素电路中，液晶电容clc与数据线d之间间隔有一个第一晶体管m1和一个第二晶体管m2，在完成液晶电容clc的充电后，第二晶体管m2的第二极保持为高电位，同时，第一晶体管m1的第二极也保持为高电位，且两者的压差较小，该较小的压差形成了输出漏电流时的阻碍，使得第二晶体管m2关断时向数据线d输出的漏电流减小，因此，减小了液晶电容clc中与第二充电模块02连接的一极(即像素电极)上电压减小的幅度，进而减小了液晶电容clc的电容减小的幅度，减小了对液晶分子的偏转的影响。当第一充电模块01包括至少两个串联的充电子模块011时，像素电路使得第二晶体管m2关断时向数据线d输出的漏电流减小的原理请参考该原理，此处不再赘述。

请参考图2-1，其示出了图1-2所示的像素电路对液晶电容clc充电后，第一晶体管的第二极的电压在一帧时间(例如：1秒)内的电压保持情况的仿真图，请参考图2-2，其示出了图1-2所示的像素电路对液晶电容clc充电后，第二晶体管的第二极的电压在一帧时间内的电压保持情况的仿真图。根据图2-1和图2-2可知，在充电完成后的一帧时间内第一晶体管的第二极的电压仅有小幅度的减小，第二晶体管第二极的电压的电压几乎没有减小，由于第二晶体管第二极与像素电极连接，该第二晶体管第二极的电压即为像素电极的电压，也即是，当第一充电模块仅包括第一晶体管时，其能够减小像素电极电压减小的幅度，甚至像素电极的电压并未减小，进而保证了显示器的图像显示效果。并且，此时的像素电路的电路较简单，易于实现对电路的控制。

可选地，如图3-1所示，在上述像素电路中，第一晶体管的栅极和第二晶体管的栅极可以均与栅线g1连接。

或者，当第一晶体管的栅极与控制线连接，且第二晶体管的栅极与栅线连接时，该控制线与该栅线也可以彼此电连接。当两者彼此电连接时，每个像素电路中的所有晶体管被导通的时间相同，数据线能够同时开始为多个晶体管充电。

或者，像素电路可以包括：多条控制线，且每个充电子模块中的第一晶体管的栅极可以分别与不同的控制线连接，其连接示意图请参考图3-2，如图3-2所示，像素电路包括控制线g21、控制线g22和控制线g23，该三个串联的充电子模块011中的第一晶体管m1的栅极依次与该控制线g21、控制线g22和控制线g23连接。此时，像素电路中的多个晶体管被导通的时间不同，数据线可以按照晶体管被导通的时间分别为该至少两个串联的晶体管充电。

实际应用中，第二晶体管的第二极还可以连接有一个存储电容cst，该存储电容cst与液晶电容clc并联，其具体连接方式请参考图3-2中虚线框03所示。

进一步地，像素电路中存储电容的电容值大于液晶电容的电容值。且存储电容的电容值与液晶电容的电容值的差距越大时，第二晶体管的第二极与第一晶体管的第二极之间的压差越小，第二晶体管在关断时其漏电流就能够足够小甚至不存在漏电流，进而使像素电极的电压减小的程度足够小甚至不减小，因此，像素电极上电压的保持能力越好，液晶电容的电容减小的幅度就越小甚至不减小，就越能够保证液晶分子的正常偏转。

相关技术中像素电路的示意图请参考图4，该像素电路仅包括一个晶体管m，该晶体管m的栅极与栅线g连接，该晶体管m的第一极与数据线d连接，该晶体管m的第二极分别与液晶电容clc和存储电容cst连接，在晶体管m关断后，由于晶体管的两极之间具有较大压差(该压差为数据线上加载的信号的电位与晶体管的第二极的电位的压差，例如：该压差可以为5v)，晶体管的第二极能够较容易地向数据线输出漏电流，在其影响下，液晶电容与晶体管的第二极连接的像素电极的电压减小，导致像素电极的电压保持能力较差，使得液晶分子的偏转受到较大影响。

相对于相关技术，本发明实施例提供的像素电路，在显示模块与数据线之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，因此，有效地减小了液晶电容与第二充电模块连接的一端电压减小的幅度，进而减小了液晶电容的电容减小的幅度，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果，并解决了相关技术中像素电极无法将其电压在1秒甚至更长时间内保持为高电位的问题。

图5是本发明实施例提供的一种像素电路的驱动方法，该驱动方法可以应用于图1-2、图1-3、图3-1或图3-2任一所示的像素电路，该像素电路可以包括：栅线g1、数据线d、第一充电模块01、第二充电模块02和显示模块03，第二充电模块02分别与充电节点p、栅线g1和显示模块03连接，如图5所示，该像素电路的驱动方法可以包括：

步骤501、控制第一充电模块向充电节点输出来自数据线的数据信号并存储来自数据线的数据信号。

步骤502、栅线提供第一电平的栅极驱动信号，第二充电模块向显示模块输出来自充电节点的数据信号。

步骤503、控制线提供第二电平的栅极驱动信号，充电节点与数据线断开连接。

步骤504、栅线提供第二电平的栅极驱动信号，充电节点与液晶电容断开连接。

综上所述，本发明实施例提供的像素电路的驱动方法，通过控制第一充电模块向充电节点输出来自数据线的数据信号并存储来自数据线的数据信号，栅线提供第一电平的栅极驱动信号，第二充电模块向显示模块输出来自充电节点的数据信号，在显示模块与数据线之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，因此，有效地减小了液晶电容与第二充电模块连接的一端电压减小的幅度，进而减小了液晶电容的电容减小的幅度，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果。

其中，显示模块03中可以包括液晶电容，向显示模块输出来自充电接点的数据信号就是向液晶电容充电的过程。

可选地，如图1-2、图1-3、图3-1和图3-2所示，第一充电模块01可以包括：第一晶体管m1和存储电容cst，该第一晶体管m1的栅极与栅线g1或控制线g2连接，第二充电模块02可以包括：第二晶体管m2，该第二晶体管m2的栅极与栅线g1连接，第一晶体管m1的第二极与第二晶体管m2的第一极连接。

当第一晶体管m1的栅极与栅线g1或控制线g2连接，第二晶体管m2的栅极与栅线g1连接时，第一晶体管m1和第二晶体管m2的导通情况不同，相应地，数据线d通过第一充电模块01和第二充电模块02为液晶电容clc充电的过程也会不同，两种情况下像素电路的驱动方法可以分为以下三种可实现方式：

第一种可实现方式：当第一晶体管m1的栅极与控制线g2连接，第二晶体管m2的栅极与栅线g1连接时，第一晶体管m1和第二晶体管m2的导通情况，以及数据线d通过第一充电模块01和第二充电模块02为液晶电容clc充电的过程，具体可以包括两个阶段：

第一充电阶段t1，当控制线g2提供第一电平的栅极驱动信号时，第一晶体管m1在栅极驱动信号的作用下导通，数据线d通过第一晶体管m1为存储电容cst充电。

第二充电阶段t2，当栅线g1提供第一电平的栅极驱动信号时，第二晶体管m2在栅极驱动信号的作用下导通，存储电容cst通过第二晶体管m2为液晶电容clc充电。

可选地，当该两个充电阶段的时长相等时，该两个充电阶段的时间可以完全重叠、部分重叠或者完全不重叠，此时，第一晶体管m1的栅极连接的控制线g2和第二晶体管m2的栅极连接的栅线g1上加载的栅极驱动信号的波形图请分别参考图6-1、图6-2和图6-3。或者，当该两个充电阶段的时长也可以不相等，此时，该两个阶段的时间可以部分重叠或者完全不重叠。

本发明实施例以两个充电阶段的时间可以完全不重叠为例，对整个充电过程进行说明，当两个阶段的时间完全重叠或部分重叠时，其充电过程可相应参考两个阶段的时间完全不重叠的过程。

对图1-2所示的像素电路，当两个阶段的时间完全不重叠时，参考图6-3，其充电过程包括第一充电阶段t1和第二充电阶段t2。

在第一充电阶段t1中，控制线g2提供第一电平(例如：10伏)的栅极驱动信号，第一晶体管m1在栅极驱动信号的作用下导通，数据线d通过第一晶体管m1为第一晶体管m1的第二极充电，即为存储电容cst充电，以将第一晶体管m1的第二极(即与存储电容cst相连的一极)的电压已被充至第一高电位(例如：10伏)。

在第二充电阶段t2中，栅线g1提供第一电平的栅极驱动信号时，第二晶体管m2在栅极驱动信号的作用下导通，第一晶体管m1的第二极(也即是存储电容cst)通过第二晶体管m2为液晶电容clc充电(即为像素电极充电)，以将第二晶体管m2的第二极以及像素电极也被充至第二高电位。

并且，从图6-3可以看出，在该第二充电阶段t2中，控制线g2提供第二电平(例如：0伏)的栅极驱动信号，此时第一晶体管m1关断，充电节点p与数据线d断开连接。

在该第二充电阶段t2之后，栅线g1提供的栅极驱动信号跳变为第二电平，第二晶体管m2关断，充电节点p与液晶电容clc断开连接。

其中，第一充电阶段t1和第二充电阶段t2中控制线g2提供的栅极驱动信号、栅线g1提供的栅极驱动信号、数据线d上加载的信号、第一晶体管m1的第二极的电压波形和第二晶体管m2的第二极的电压波形请参考图6-4。

需要说明的是，第一高电位的幅值主要由数据线d的电位决定，第二高电位的幅值由第一高电位的幅值、存储电容cst的电容值和液晶电容clc的电容值共同决定。并且，当存储电容cst的电容值与液晶电容clc的电容值的差距越大时，第二晶体管m2的第二极与第一晶体管m1的第二极之间的压差越小，因此，在实际应用中可以设置存储电容cst的电容值远大于液晶电容clc的电容值，例如：可以设置存储电容cst的电容值为10倍的液晶电容clc的电容值。

实际应用中，第二高电位是在第一高电位基础上经过一定的电压降之后得到的，且像素电极的电位是在第二高电位的基础上经过一定的电压降之后得到的，在该前提下，为了尽量减小第二高电位与第一高电位之间的电压差，以及像素电极的电位与第二高电位之间的电压差，可以采用增大公共电极上的电压的幅值的方式补偿上述电压降，使得第二高电位更接近第一高电位，以及像素电极的电位更接近第二高电位甚至等于第一高电位。

第二种可实现方式：当第一晶体管m1的栅极和第二晶体管m2的栅极均与栅线g1连接时，第一晶体管m1和第二晶体管m2的导通情况，以及数据线d通过第一充电模块01和第二充电模块02为液晶电容clc充电的过程，具体可以为：

当第一晶体管m1和第二晶体管m2所连接的栅线g1提供第一电平的栅极驱动信号时，第一晶体管m1和第二晶体管m2在栅极驱动信号的作用下导通，并且，在第一晶体管m1和第二晶体管m2导通的过程中，数据线d通过第一晶体管m1和第二晶体管m2为液晶电容clc充电。

第三种可实现方式：当第一晶体管m1的栅极与控制线g2连接，第二晶体管m2的栅极与栅线g1连接，且控制线g2与栅线g1彼此电连接时，第一晶体管m1和第二晶体管m2的导通情况，以及数据线d通过第一充电模块01和第二充电模块02为液晶电容clc充电的过程，具体可以为：

当栅线g1(或控制线g2)提供第一电平的栅极驱动信号时，第一晶体管m1和第二晶体管m2在栅极驱动信号的作用下导通，并且，在第一晶体管m1和第二晶体管m2导通的过程中，数据线d通过第一晶体管m1和第二晶体管m2为液晶电容clc充电。

可选地，上述第一电平相对于第二电平为高电平，例如：第一电平为10伏，第二电平为0伏。

需要说明的是，当第一充电模块01包括至少两个串联的充电子模块011，且至少两个串联的充电子模块011每个充电子模块011中的第一晶体管m1的栅极分别与不同的控制线连接时，像素电路的驱动方法请参考上述驱动方法，本发明实施例对其不再赘述。

综上所述，本发明实施例提供的像素电路的驱动方法，通过控制第一充电模块向充电节点输出来自数据线的数据信号并存储来自数据线的数据信号，栅线提供第一电平的栅极驱动信号，第二充电模块向显示模块输出来自充电节点的数据信号，在显示模块与数据线之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，因此，有效地减小了液晶电容与第二充电模块连接的一端电压减小的幅度，进而减小了液晶电容的电容减小的幅度，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果，并解决了相关技术中像素电极无法将其电压在1秒甚至更长时间内保持为高电位的问题。

图7为本发明实施例提供的一种显示基板的结构示意图，如图7所示，该显示基板可以包括：多条栅线(图中的多条栅线分别为g1、g3和g5)、多条数据线(图中多条栅数据线分别为d1、d2和d3)、及由栅线和数据线交叉围成的多个像素单元，多个像素单元呈阵列排布，其中，每个像素单元中包括一像素电路0(如图7中虚线框所示)，该像素电路可以为图1-2、图1-3、图3-1或图3-2任一所示的像素电路。

在一种可实现方式中，显示基板还可以包括：多条控制线(图中的多条控制线分别为g2、g4和g6)，像素电路中第一充电模块与该多条控制线连接，位于同一列且相邻的两个像素单元中，第一像素单元中像素电路的第二充电模块所连接的栅线与第二像素单元中像素电路的第一充电模块所连接的控制线可以彼此电连接(图中未示出其连接方式)，其中，第一像素单元和第二像素单元按照多条栅线对多个像素单元的扫描方向排列。

示例的，假设图7中的多条栅线按照从上至下的顺序对多个像素单元进行扫描，则第一行像素单元中像素电路的第二充电模块所连接的栅线g1与该第二行像素单元中像素电路的第一充电模块所连接的控制线g4可以彼此电连接。当两者电连接时，第一像素单元中像素电路的第二晶体管和第二像素单元中像素电路的第一晶体管能够同时导通并充电，减小了显示基板上液晶电容的充电总时间。

在另一种可实现方式中，位于同一列且相邻的两个像素单元中，第一像素单元中像素电路的第二充电模块和第二像素单元中像素电路的第一充电模块可以均与同一条栅线连接，其中，第一像素单元和第二像素单元按照多条栅线对多个像素单元的扫描方向排列。

当第一像素单元中像素电路的第二充电模块与第二像素单元中像素电路的第一充电模块均与同一条栅线连接时，相对于第一像素单元中像素电路的第二充电模块所连接的栅线与第二像素单元中像素电路的第一充电模块所连接的控制线为不同栅线的情况，增大了显示基板的开口率。

在又一种可实现方式中，如图8-1所示，位于同一列且相邻的两个像素单元中，第一像素单元中像素电路的第二充电模块所连接的栅线和第二像素单元中像素电路的第一充电模块所连接的控制线可以与同一个栅极驱动信号输出端连接，其中，第一像素单元和第二像素单元按照多条栅线对多个像素单元的扫描方向排列。

例如：图8-1为多条栅线(g1、g3和g5)和多条控制线(g2、g4和g6)与多个栅极驱动信号输出端(f1、f2、f3和f4)连接的示意图，如图8-1所示，第一行像素单元中像素电路的第二充电模块所连接的栅线g1与该第二行像素单元中像素电路的第一充电模块所连接的控制线g4可以与同一个栅极驱动信号端f2连接。

对于图8-1所示的结构，各个栅极驱动信号输出端输出的信号波形可以如图8-2所示，即各个栅极驱动信号输出端可以依次输出第一电平的栅极驱动信号；相应的，显示基板中各条栅线上加载的栅极驱动信号的波形可以如图8-3所示。从图8-3可以看出，与同一个栅极驱动信号输出端连接的栅线和控制线上加载的栅极驱动信号相同。

当第一像素单元中像素电路的第二充电模块所连接的栅线和第二像素单元中像素电路的第一充电模块所连接的控制线与同一个栅极驱动信号输出端连接时，能够使第一像素单元中像素电路的第二充电模块中第二晶体管和第二像素单元中像素电路的第一充电模块中第一晶体管同时开始充电，减小了显示基板上液晶电容的充电总时间，并且，无需增加栅极驱动信号输出端的数量，相对地降低了显示基板的生产成本。

综上所述，本发明实施例提供的显示基板，该显示基板包括多个像素单元，每个像素单元中包括一像素电路，每个像素电路在显示模块与数据线之间间隔有第一充电模块和第二充电模块，第一充电模块向充电节点输出数据信号，第二充电模块向显示模块输出来自充电节点的数据信号后，第一充电模块能够存储该数据信号，使得充电节点能够保持为高电压，第二充电模块两端的压差较小，该较小的压差使得向数据线输出的漏电流减小，因此，有效地减小了液晶电容与第二充电模块连接的一端电压减小的幅度，进而减小了液晶电容的电容减小的幅度，有效地减小了漏电流对液晶分子的偏转的影响，保证了显示器的图像显示效果，并解决了相关技术中像素电极无法将其电压在1秒甚至更长时间内保持为高电位的问题。

本发明实施例还提供了一种显示装置，该显示装置可以包括图7或图8-1所示的显示基板。显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。