像素结构及其驱动方法、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种像素结构及其驱动方法、显示装置。

背景技术：

显示装置是一种用于显示文字、数字、符号、图片，或者由文字、数字、符号和图片中至少两种组合形成的图像等画面的装置，为人们的生活、工作提供较大的便利性。现有的一种显示装置通常包括显示面板，显示面板内设置有包括呈阵列排布的多个像素单元的像素结构，通过使像素结构中各像素单元显示不同灰度，实现显示装置的画面显示。

在现有的像素结构中，像素单元均包括像素电极和公共电极，通过分别向像素电极和公共电极施加电压，使像素电极与公共电极之间产生电压差，使像素单元进行显示，实现显示装置的显示。向公共电极施加电压时，通常向各像素单元的公共电极施加相同的电压，然而，由于现有的像素结构的结构设计限制，造成各像素单元的公共电极的电压不均匀，从而引起显示装置的画面显示质量降低，例如，出现闪烁、闪绿、残像等不良。

技术实现要素：

本发明的目的在于提供一种像素结构，用于改善显示装置的画面显示质量。

为了实现上述目的，本发明提供如下技术方案：

一种像素结构，包括多个像素单元，每个所述像素单元均包括第一薄膜晶体管、像素电极和公共电极，且至少一个所述像素单元还包括第二薄膜晶体管，其中，所述像素单元的第一薄膜晶体管与该像素单元的像素电极连接；所述像素单元的第二薄膜晶体管与该像素单元的公共电极连接。

优选地，多个所述像素单元呈n×m阵列排布；所述像素结构还包括交叉限定出多个像素区的多条栅线和多条数据线，所述每个像素单元位于对应的所述像素区内，所述栅线的数量为n+1条，所述数据线的数量为m条；第i行所述像素单元中，所述像素单元的第一薄膜晶体管的栅极与第i条所述栅线连接，所述像素单元的第二薄膜晶体管的栅极与第i+1条所述栅线连接，其中，1≤i≤n。

优选地，多个所述像素单元呈n×m阵列排布；所述像素结构还包括交叉限定出多个像素区的多条栅线和多条数据线，所述每个像素单元位于对应的所述像素区内，所述栅线的数量为n+1条，所述数据线的数量为m条；第i行所述像素单元中，所述像素单元的第二薄膜晶体管的栅极与第i条所述栅线连接，所述像素单元的第一薄膜晶体管的栅极与第i+1条所述栅线连接，其中，1≤i≤n。

优选地，第j列所述像素单元中，所述像素单元的第一薄膜晶体管的源极与第j条所述数据线连接，所述像素单元的第一薄膜晶体管的漏极与所述像素电极连接；所述像素单元的第二薄膜晶体管的源极与第j条所述数据线连接，所述像素单元的第二薄膜晶体管的漏极与所述公共电极连接；1≤j≤m。

在本发明提供的像素结构中，像素单元的第一薄膜晶体管与该像素单元的像素电极连接，像素单元的第二薄膜晶体管与该像素单元的公共电极连接，因此，使第一薄膜晶体管导通，则可以对像素电极充电，使第二薄膜晶体管导通，则可以对公共电极充电，在实现显示装置的显示时，可以使第一薄膜晶体管和第二薄膜晶体管导通，以分别对像素电极和公共电极进行充电，即可以单独对像素单元的像素电极的电压和公共电极的电压进行控制，使得像素单元的像素电极与公共电极之间的电压差匹配于待显示的画面，从而改善显示装置的画面显示质量，例如，防止闪烁、闪绿、残像等不良的出现。

本发明的目的还在于提供一种显示装置，用于改善显示装置的画面显示质量。

为了实现上述目的，本发明提供如下技术方案：

一种显示装置，所述显示装置包括上述技术方案所述的像素结构。

所述显示装置与上述像素结构相对于现有技术所具有的优势相同，在此不再赘述。

本发明的目的还在于提供一种像素结构的驱动方法，用于改善显示装置的画面显示质量。

为了实现上述目的，本发明提供如下技术方案：

一种像素结构的驱动方法，包括：

根据待显示的画面，确定各像素单元的像素电极与公共电极之间的电压差；

根据各所述像素单元的像素电极与公共电极之间的电压差，使所述像素单元的第一薄膜晶体管和第二薄膜晶体管导通，分别向对应的所述像素电极和所述公共电极充电。

优选地，使所述像素单元的第一薄膜晶体管和第二薄膜晶体管导通，分别向对应的所述像素电极和所述公共电极充电，包括：

通过第1条栅线，使第1行所述像素单元中各所述像素单元的第一薄膜晶体管导通，并通过各数据线，向第1行所述像素单元中各所述像素单元的像素电极充电；

根据第1行所述像素单元至第n-1行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第s-1行所述像素单元中各所述像素单元的像素电极的电压，通过第s条栅线，使第s行所述像素单元中各所述像素单元的第一薄膜晶体管、及第s-1行所述像素单元中各所述像素单元的第二薄膜晶体管导通，并通过各所述数据线，向第s行所述像素单元中各所述像素单元的像素电极，以及第s-1行所述像素单元中各所述像素单元的公共电极充电；其中，s为大于1且小于n+1的整数；

根据第n行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第n行所述像素单元中各像素单元的像素电极的电压，通过第n+1条栅线，使第n行所述像素单元中各所述像素单元的第二薄膜晶体管导通，并通过各所述数据线，向第n+1行所述像素单元中各所述像素单元的公共电极充电。

优选地，使所述像素单元的第一薄膜晶体管和第二薄膜晶体管导通，分别向对应的所述像素电极和所述公共电极充电，包括：

通过第1条栅线，使第1行所述像素单元中各所述像素单元的第二薄膜晶体管导通，并通过各数据线，向第1行所述像素单元中各所述像素单元的公共电极充电；

根据第1行所述像素单元至第n-1行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第r-1行所述像素单元中各所述像素单元的公共电极的电压，通过第r条栅线，使第r行所述像素单元中各所述像素单元的第二薄膜晶体管、及第r-1行所述像素单元中各所述像素单元的第一薄膜晶体管导通，并通过各所述数据线，向第r行所述像素单元中各所述像素单元的公共电极，以及第r-1行所述像素单元中各所述像素单元的像素电极充电；其中，r为大于1且小于n+1的整数；

根据第n行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第n行所述像素单元中各像素单元的公共电极的电压，通过第n+1条栅线，使第n行所述像素单元中各所述像素单元的第一薄膜晶体管导通，并通过各所述数据线，向第n+1行所述像素单元中各所述像素单元的像素电极充电。

优选地，所述像素单元的像素电极与公共电极之间的电压差的绝对值为0v～4v；通过所述第一薄膜晶体管向对应的所述像素电极充电的电压为0v～4v；通过所述第二薄膜晶体管向对应的所述公共电极充电的电压为0v～4v。

所述像素结构的驱动方法与上述像素结构相对于现有技术所具有的优势相同，在此不再赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的一种像素结构的示意图；

图2为本发明实施例提供的另一种像素结构的示意图；

图3为向图1中像素结构的各像素单元的像素电极和公共电极充电的示意图；

图4为图3中向像素结构的各像素单元的像素电极和公共电极充电后，各像素单元中像素电极与公共电极之间的电压差的示意图；

图5为本发明实施例提供的像素结构的驱动方法的流程图一；

图6为本发明实施例提供的像素结构的驱动方法的流程图二；

图7为本发明实施例提供的像素结构的驱动方法的流程图三；

图8为本发明实施例提供的像素结构的制造方法的流程图一；

图9为本发明实施例提供的像素结构的制造方法的流程图二；

图10为本发明实施例提供的像素结构的制造方法的流程图三；

图11为本发明实施例提供的像素结构的制造方法的流程图四。

附图标记：

10-像素单元，11-像素电极，

12-公共电极，13-第一薄膜晶体管，

14-第二薄膜晶体管，20-栅线，

30-数据线。

具体实施方式

为了进一步说明本发明实施例提供的像素结构及其驱动方法、显示装置，下面结合说明书附图进行详细描述。

请参阅图1或图2，本发明实施例提供的像素结构包括多个像素单元10，每个像素单元10包括第一薄膜晶体管13、像素电极11和公共电极12，且至少一个像素单元10还包括第二薄膜晶体管14，其中，像素单元10的第一薄膜晶体管13与该像素单元10的像素电极11连接；像素单元10的第二薄膜晶体管14与该像素单元10的公共电极12连接。

举例来说，请继续参阅图1或图2，本发明实施例提供的像素结构包括多个像素单元10，多个像素单元10可以呈阵列排布，其中，多个像素单元10的设置形式可以根据显示面板的模式进行设置，例如，本发明实施例提供的像素结构应用于rgb(red红，green绿，blue蓝)模式的显示面板时，多个像素单元10中，其中三分之一的像素单元10为r(red红)像素单元，r像素单元显示时显示红色，三分之一的像素单元10为g(green绿)像素单元，g像素单元显示时显示绿色，三分之一的像素单元10为b(blue蓝)像素单元，b像素单元显示时显示蓝色，一个r像素单元、一个g像素单元和一个b像素单元共同构成一个色彩显示单元，每个色彩显示单元中，r像素单元、g像素单元和b像素单元的排列方式可以根据实际需要进行设定，例如，r像素单元、g像素单元和b像素单元可沿行的方向顺次设置；本发明实施例提供的像素结构应用于rgbw(red红，green绿，blue蓝，white白)模式的显示面板时，多个像素单元10中，其中四分之一的像素单元10为r(red红)像素单元，r像素单元显示时显示红色，四分之一的像素单元10为g(green绿)像素单元，g像素单元显示时显示绿色，四分之一的像素单元10为b(blue蓝)像素单元，b像素单元显示时显示蓝色，四分之一的像素单元10为w(white白)像素单元，w像素单元显示时显示白色，一个r像素单元、一个g像素单元、一个b像素单元和一个w像素单元共同构成一个色彩显示单元，每个色彩显示单元中，r像素单元、g像素单元、b像素单元和w像素单元的排列方式可以根据实际需要进行设定。

请继续参阅图1或图2，本发明实施例提供的像素结构中的多个像素单元10中，每个像素单元10均包括第一薄膜晶体管13、像素电极11和公共电极12，且每个像素单元10中，像素单元10的第一薄膜晶体管13与该像素单元10的像素电极11连接，使像素单元10的第一薄膜晶体管13导通后，可以对该像素单元10的像素电极11充电。

请继续参阅图1或图2，本发明实施例提供的像素结构中的多个像素单元10中，至少一个像素单元10还包括第二薄膜晶体管14，第二薄膜晶体管14与该像素单元10的公共电极12连接，使像素单元10的第二薄膜晶体管14导通后，可对该像素单元10的公共电极12充电。例如，多个像素单元10中，其中一个像素单元10还包括第二薄膜晶体管14，该像素单元10中的第二薄膜晶体管14与该像素单元10中的公共电极12连接，使该像素单元10中的第二薄膜晶体管14导通，可对该像素单元10中的公共电极12充电，实现对该像素单元10的公共电极12的电压进行单独控制；或者，多个像素单元10中，其中至少两个像素单元10且非全部像素单元10还包括第二薄膜晶体管14，设置有第二薄膜晶体管14的像素单元10中，第二薄膜晶体管14与该像素单元10的公共电极12连接，使该像素单元10中的第二薄膜晶体管14导通，可对该像素单元10中的公共电极12充电，实现对该像素单元10的公共电极12的电压进行单独控制；或者，多个像素单元10中，每个像素单元10均还包括第二薄膜晶体管14，像素单元10的第二薄膜晶体管14与该像素单元10的公共电极12连接，使该像素单元10中的第二薄膜晶体管14导通，可对该像素单元10中的公共电极12充电，实现对该像素单元10的公共电极12的电压进行单独控制。值得一提的是，设置第二薄膜晶体管14的像素单元10的数量可以根据实际需要进行设定，优选地，在每个像素单元10中均设置第二薄膜晶体管14，以实现对每个像素单元10的公共电极12的电压进行单独控制。

当本发明实施例提供的像素结构工作时，请参阅图3和图4，使第一薄膜晶体管13导通，以对与该第一薄膜晶体管13连接的像素电极11充电，使第二薄膜晶体管14导通，以对与该第二薄膜晶体管14连接的公共电极12充电，使像素电极11与公共电极12之间形成相应的电压差，像素电极11与公共电极12之间产生的电压差驱动液晶偏转，使像素单元10进行显示，实现显示装置的显示。

由上述分析可知，在本发明实施例提供的像素结构中，像素单元10的第一薄膜晶体管13与该像素单元10的像素电极11连接，像素单元10的第二薄膜晶体管14与该像素单元10的公共电极12连接，因此，使第一薄膜晶体管13导通，则可以对像素电极11充电，使第二薄膜晶体管14导通，则可以对公共电极12充电，在实现显示装置的显示时，可以使第一薄膜晶体管13和第二薄膜晶体管14导通，以分别对像素电极11和公共电极12进行充电，即可以单独对像素单元10的像素电极11的电压和公共电极12的电压进行控制，使得像素单元10的像素电极11与公共电极12之间的电压差匹配于待显示的画面，从而改善显示装置的画面显示质量，例如，防止闪烁、闪绿、残像等不良的出现。

另外，在现有技术中，像素结构的多个像素单元通常共用一个公共电极，在实现显示装置的显示时，向该公共电极充电，可以理解为各像素单元的公共电极的电压相同，通过第一薄膜晶体管向对应的像素电极充电，像素电极与公共电极之间产生电压差，驱动液晶偏转，使像素单元进行显示，实现显示装置的显示，然而，由于多个像素单元共用一个公共电极，该公共电极覆盖所有的像素单元，因而该公共电极的面积较大，向该公共电极充电时，由于公共电极的面积较大，公共电极各区域的膜厚、电阻等不均匀，造成公共电极各区域的电压也不相同，从而造成像素电极与公共电极之间电压差不匹配于待显示画面，引起显示装置的画面显示质量降低。而在本发明实施例提供的像素结构中，像素单元10具有单独的公共电极12，且在第二薄膜晶体管14导通后即可对公共电极12充电，实现对公共电极12的电压进行独立控制，防止因公共电极12的结构和性能问题，造成像素电极11与公共电极12之间电压差不匹配于待显示画面。

再者，在现有技术中，像素结构的多个像素单元通常共用一个公共电极，在实现显示装置的显示时，向该公共电极充电，可以理解为各像素单元的公共电极的电压相同，例如，对于hads(highapertureadvancedsuperdimensionswitch，高开口率高级超维场转换技术)显示装置比如应用于nb(notebook，笔记本)的hads显示装置，通常向该公共电极充4v的电压，而nbhads显示装置中液晶偏转时所需要的像素电极和公共电极之间的电压差的绝对值为0v～4v，考虑液晶极性反转，则通常需要向像素电极充0v～8v的电压，其中，向像素电极充较高的电压时，如大于4v的电压比如8v时，通常需要利用驱动芯片中的放大器进行放大，导致驱动芯片的功耗增加。而在本发明实施例提供的像素结构中，由于可以实现单独对各像素单元10的像素电极11的电压和公共电极12的电压进行控制，请参阅图3，因而向像素电极11和公共电极12充电时的电压均设定为0v～4v，请参阅图4，使像素电极11和公共电极12之间的电压差的绝对值为0v～4v，与现有技术相比，在本发明实施例提供的像素结构中，向像素电极11和公共电极12分别充电时的电压均较低，因而无需利用驱动芯片中的放大器进行放大，从而降低驱动芯片的功耗。

在上述实施例中，像素电极11和公共电极12的设置位置可以根据显示装置的类型进行设定，例如，显示装置为tn(twistednematic，扭曲向列型)显示装置时，显示面板为tn显示面板，此时，显示面板包括相对设置的第一衬底基板和第二衬底基板，像素电极11设置在第一衬底基板上，公共电极12设置在第二衬底基板上，第一薄膜晶体管13则设置在第一衬底基板上，并与像素电极11连接，第二薄膜晶体管14则设置在第二衬底基板上，并与公共电极12连接。

在本发明实施例中，所述像素结构包括衬底基板，第一薄膜晶体管13、第二薄膜晶体管14、像素电极11和公共电极12均位于同一衬底基板上。举例来说，可以将公共电极12和第二薄膜晶体管14集成在阵列基板上，此时，第一薄膜晶体管13、第二薄膜晶体管14、像素电极11和公共电极12均位于同一衬底基板上，且位于该衬底基板的同一侧，此时，显示装置可以为ads(advancedsuperdimensionswitch，高级超维场转换技术)显示装置、hads显示装置等。如此设计，可以方便利用驱动芯片通过第一薄膜晶体管13、第二薄膜晶体管14分别向像素电极11和公共电极12充电。

在上述实施例中，控制第一薄膜晶体管13和第二薄膜晶体管14的导通与关断时，即是否向像素电极11和公共电极12充电时，可以设置与第一薄膜晶体管13连接的第一栅线以及与第二薄膜晶体管14连接的第二栅线，通过与第一薄膜晶体管13连接的第一栅线，向第一薄膜晶体管13提供控制信号，以控制第一薄膜晶体管13的导通与关断，通过与第二薄膜晶体管14连接的第二栅线，向第二薄膜晶体管14提供控制信号，以控制第二薄膜晶体管14的导通与关断，从而实现向像素电极11和公共电极12充电。在实际应用中，控制第一薄膜晶体管13和第二薄膜晶体管14的导通与关断还可以采用其它方式。

例如，请继续参阅图1，在本发明实施例提供的像素结构中，多个像素单元10呈n×m阵列排布；像素结构还包括交叉限定出多个像素区的多条栅线20和多条数据线30，每个像素单元10位于对应的像素区内，栅线20的数量为n+1条，数据线30的数量为m条；第i行像素单元10中，像素单元10的第一薄膜晶体管13的栅极与第i条栅线20连接，像素单元10的第二薄膜晶体管14的栅极与第i+1条栅线20连接，其中，1≤i≤n。也就是说，如图1所示，第1条栅线20(图1中示出为gate1)控制第1行像素单元10中各像素单元10的第一薄膜晶体管13的导通与关断，第n+1条栅线20(图1中示出为gaten+1)控制第n行像素单元10中各像素单元10的第二薄膜晶体管14的导通与关断，第2条栅线20(图1中示出为gate2)至第n条栅线20(图1中示出为gaten)中，每条栅线20控制位于该条栅线20两侧的两行像素单元10中，位于图1中该条栅线20上侧的一行像素单元10中各像素单元10的第二薄膜晶体管14的导通与关断，位于图1中该条栅线20下侧的一行像素单元10中各像素单元10的第一薄膜晶体管13的导通与关断。

此时，分别向像素电极11和公共电极12充电时，如图3所示，通过第1条栅线20(图3中示出为gate1)，使第1行像素单元10中各像素单元10的第一薄膜晶体管13导通，从而可以向第1行像素单元10中各像素单元10的像素电极11充电；通过第2条栅线20(图3中示出为gate2)，使第1行像素单元10中各像素单元10的第二薄膜晶体管14和第2行像素单元10中各像素单元10的第一薄膜晶体管13导通，从而可以向第1行像素单元10中各像素单元10的公共电极12充电，向第2行像素单元10中各像素单元10的像素电极11充电；通过第3条栅线20(图3中示出为gate3)，使第2行像素单元10中各像素单元10的第二薄膜晶体管14和第3行像素单元10中各像素单元10的第一薄膜晶体管13导通，从而可以向第2行像素单元10中各像素单元10的公共电极12充电，向第3行像素单元10中各像素单元10的像素电极11充电；直至，通过第n条栅线20(图3中示出为gaten)，使第n-1行像素单元10中各像素单元10的第二薄膜晶体管14和第n行像素单元10中各像素单元10的第一薄膜晶体管13导通，从而可以向第n-1行像素单元10中各像素单元10的公共电极12充电，向第n行像素单元10中各像素单元10的像素电极11充电；通过第n+1条栅线20(图3中示出为gaten+1)，使第n行像素单元10中各像素单元10的第二薄膜晶体管14导通，从而可以向第n行像素单元10中各像素单元10的公共电极12充电。

或者，请继续参阅图2，在本发明实施例提供像素结构中，多个像素单元10呈n×m阵列排布；像素结构还包括交叉限定出多个像素区的多条栅线20和多条数据线30，每个像素单元10位于对应的像素区内，栅线20的数量为n+1条，数据线30的数量为m条；第i行像素单元10中，像素单元10的第二薄膜晶体管14的栅极与第i条栅线20连接，像素单元10的第一薄膜晶体管13的栅极与第i+1条栅线20连接，其中，1≤i≤n。也就是说，如图2所示，第1条栅线20(图2中示出为gate1)控制第1行像素单元10中各像素单元10的第二薄膜晶体管14的导通与关断，第n+1条栅线20(图2中示出为gaten+1)控制第n行像素单元10中各像素单元10的第一薄膜晶体管13的导通与关断，第2条栅线20(图2中示出为gate2)至第n条栅线20(图2中示出为gaten)中，每条栅线20控制位于该条栅线20两侧的两行像素单元10中，位于图2中该条栅线20上侧的一行像素单元10中各像素单元10的第一薄膜晶体管13的导通与关断，位于图2中该条栅线20下侧的一行像素单元10中各像素单元10的第二薄膜晶体管14的导通与关断。

此时，分别向像素电极11和公共电极12充电时，通过第1条栅线20(图2中示出为gate1)，使第1行像素单元10中各像素单元10的第二薄膜晶体管14导通，从而可以向第1行像素单元10中各像素单元10的公共电极12充电；通过第2条栅线20(图2中示出为gate2)，使第1行像素单元10中各像素单元10的第一薄膜晶体管13和第2行像素单元10中各像素单元10的第二薄膜晶体管14导通，从而可以向第1行像素单元10中各像素单元10的像素电极11充电，向第2行像素单元10中各像素单元10的公共电极12充电；通过第3条栅线20(图3中示出为gate3)，使第2行像素单元10中各像素单元10的第一薄膜晶体管13和第3行像素单元10中各像素单元10的第二薄膜晶体管14导通，从而可以向第2行像素单元10中各像素单元10的像素电极11充电，向第3行像素单元10中各像素单元10的公共电极12充电；直至，通过第n条栅线20(图2中示出为gaten)，使第n-1行像素单元10中各像素单元10的第一薄膜晶体管13和第n行像素单元10中各像素单元10的第二薄膜晶体管14导通，从而可以向第n-1行像素单元10中各像素单元10的像素电极11充电，向第n行像素单元10中各像素单元10的公共电极12充电；通过第n+1条栅线20(图2中示出为gaten+1)，使第n行像素单元10中各像素单元10的第一薄膜晶体管13导通，从而可以向第n行像素单元10中各像素单元10的像素电极11充电。

请继续参阅图1和图2，第一薄膜晶体管13和第二薄膜晶体管14的导通与关断采用同一套栅线20进行控制，而无需设置与第一薄膜晶体管13连接的第一栅线以及与第二薄膜晶体管14连接的第二栅线，从而可以减少栅线20的设置数量，进而提高显示装置的开口率。

在上述实施例中，分别向像素电极11和公共电极12充电时，可以设置与第一薄膜晶体管13连接的第一数据线以及与第二薄膜晶体管14连接的第二数据线，向像素电极11和公共电极12充电时，使第一薄膜晶体管13导通，通过与第一薄膜晶体管13连接的第一数据线向第一薄膜晶体管13输入信号，以实现向像素电极11充电，使第二薄膜晶体管14导通，通过与第二薄膜晶体管14连接的第二数据线向第二薄膜晶体管14输入信号，以实现向公共电极12充电。在实际应用中，分别向像素电极11和公共电极12充电时，还可以采用其它方式，例如，请继续参阅图1或图2，第j列像素单元10中，像素单元10的第一薄膜晶体管13的源极与第j条数据线30连接，像素单元10的第一薄膜晶体管13的漏极与像素电极11连接；像素单元10的第二薄膜晶体管14的源极与第j条数据线30连接，像素单元10的第二薄膜晶体管14的漏极与公共电极12连接；1≤j≤m。也就是说，每列像素单元10中各像素单元10的第一薄膜晶体管13的源极和第二薄膜晶体管14的源极均与对应于该列像素单元10的数据线30连接，通过该数据线30，同时向对应的第一薄膜晶体管13和第二薄膜晶体管14输入信号，分别向像素电极11和公共电极12充电。

请参阅图3，以像素结构采用图1所示的结构为例，详细说明分别向像素电极11和公共电极12充电时的方式，驱动芯片先根据待显示的画面，确定各像素单元10的像素电极11与公共电极12之间的电压差；然后，通过第1条栅线20(图3中示出为gate1)，使第1行像素单元10中各像素单元10的第一薄膜晶体管13导通，并通过各条数据线30(图3中示出为data1至datam)，向第1行像素单元10中各像素单元10的像素电极11充相应的电压，电压范围为0v～4v，例如，向图3中第1行第1列的像素单元10的像素电极11充4v的电压，向图3中第1行第2列的像素单元10的像素电极11充4v的电压，向图3中第1行第m列的像素单元10的像素电极11充4v的电压；然后，根据图3中第1行像素单元中各像素单元10的像素电极11与公共电极12之间的电压差，以及第1行像素单元中各像素单元10的像素电极11的电压，确定需要向第1行像素单元中各像素单元10的公共电极12充电的电压，并通过第2条栅线20(图3中示出为gate2)，使第1行像素单元10中各像素单元10的第二薄膜晶体管14和第2行像素单元10中各像素单元10的第一薄膜晶体管13导通，通过各条数据线30(图3中示出为data1至datam)，向第1行像素单元10中各像素单元10的公共电极12和第2行像素单元10中各像素单元10的像素电极11充相应的电压，例如，图3中第1行第1列的像素单元10的像素电极11与公共电极12之间的电压差为+4v，第1行第1列的像素单元10的像素电极11的电压为4v，则向图3中第1行第1列的像素单元10的公共电极12和第2行第1列的像素单元10的像素电极11充0v的电压，图3中第1行第2列的像素单元10的像素电极11与公共电极12之间的电压差为0v，第1行第2列的像素单元10的像素电极11的电压为4v，则向图3中第1行第2列的像素单元10的公共电极12和第2行第2列的像素单元10的像素电极11充4v的电压，图3中第1行第m列的像素单元10的像素电极11与公共电极12之间的电压差为+2v，第1行第m列的像素单元10的像素电极11的电压为4v，则向图3中第1行第m列的像素单元10的公共电极12和第2行第m列的像素单元10的像素电极11充2v的电压，如此，如图4所示，图4中第1行第1列的像素单元10的像素电极11与公共电极12之间的电压差为+4v，图4中第1行第2列的像素单元10的像素电极11与公共电极12之间的电压差为0v，图4中第1行第m列的像素单元10的像素电极11与公共电极12之间的电压差为+2v，从而使得第1行像素单元10中各像素单元10进行显示并显示出相应的灰度；然后，根据图3中第2行像素单元中各像素单元10的像素电极11与公共电极12之间的电压差，以及第2行像素单元中各像素单元10的像素电极11的电压，确定需要向第2行像素单元中各像素单元10的公共电极12充电的电压，并通过第3条栅线20(图3中示出为gate2)，使第2行像素单元10中各像素单元10的第二薄膜晶体管14和第3行像素单元10中各像素单元10的第一薄膜晶体管13导通，通过各条数据线30(图3中示出为data1至datam)，向第2行像素单元10中各像素单元10的公共电极12和第3行像素单元10中各像素单元10的像素电极11充相应的电压，例如，图3中第2行第1列的像素单元10的像素电极11与公共电极12之间的电压差为-4v，第2行第1列的像素单元10的像素电极11的电压为0v，则向图3中第2行第1列的像素单元10的公共电极12和第3行第1列的像素单元10的像素电极11充0v的电压，图3中第2行第2列的像素单元10的像素电极11与公共电极12之间的电压差为+4v，第2行第2列的像素单元10的像素电极11的电压为4v，则向图3中第2行第2列的像素单元10的公共电极12和第3行第2列的像素单元10的像素电极11充0v的电压，图3中第2行第m列的像素单元10的像素电极11与公共电极12之间的电压差为+2v，第2行第m列的像素单元10的像素电极11的电压为2v，则向图3中第2行第m列的像素单元10的公共电极12和第3行第m列的像素单元10的像素电极11充0v的电压，如此，如图4所示，图4中第2行第1列的像素单元10的像素电极11与公共电极12之间的电压差为-4v，图4中第2行第2列的像素单元10的像素电极11与公共电极12之间的电压差为+4v，图4中第2行第m列的像素单元10的像素电极11与公共电极12之间的电压差为+2v，从而使得第2行像素单元10中各像素单元10进行显示并显示出相应的灰度；依次通过各条栅线20，使相应的第一薄膜晶体管13和第二薄膜晶体管14导通，并通过各条数据线30(图3中示出为data1至datam)，向相应的第一薄膜晶体管13和第二薄膜晶体管14传输信号，从而实现向各像素单元10的像素电极11和公共电极12充电，使各像素单元10的像素电极11和公共电极12之间产生相应的电压差，使各像素单元10进行显示并显示出相应的灰度，实现显示装置显示相应的画面，从而实现显示装置的显示。

如此设计，分别向像素电极11和公共电极12充电时，通过同一套数据线30向相应的第一薄膜晶体管13、第二薄膜晶体管14传输信号，而无需设置与第一薄膜晶体管13连接的第一数据线以及与第二薄膜晶体管14连接的第二数据线，从而可以减少数据线30的设置数量，进而提高显示装置的开口率。

本发明实施例还提供一种显示装置，所述显示装置包括如上述实施例所述的像素结构。

所述显示装置可以为：液晶显示面板、电子纸、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。所述显示装置与上述像素结构相对于现有技术所具有的优势相同，在此不再赘述。

请参阅图5，本发明实施例还提供一种像素结构的驱动方法，应用于上述实施例所述的像素结构，所述像素结构的驱动方法包括：

步骤q100、根据待显示的画面，确定各像素单元的像素电极与公共电极之间的电压差。

步骤q200、根据各像素单元的像素电极与公共电极之间的电压差，使像素单元的第一薄膜晶体管和第二薄膜晶体管导通，分别向对应的像素电极和公共电极充电。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于驱动方法实施例而言，由于其基本相似于结构实施例，所以描述得比较简单，相关之处参见结构实施例的部分说明即可。

当像素结构采用图1所示的像素结构时，请参阅图6，步骤s200、使像素单元的第一薄膜晶体管和第二薄膜晶体管导通，向对应的所像素电极和公共电极充电，可以包括：

步骤q210、通过第1条栅线，使第1行像素单元中各像素单元的第一薄膜晶体管导通，并通过各数据线，向第1行像素单元中各像素单元的像素电极充电。

步骤q220、根据第1行像素单元至第n-1行像素单元中各像素单元的像素电极与公共电极之间的电压差，以及第s-1行像素单元中各像素单元的像素电极的电压，通过第s条栅线，使第s行像素单元中各像素单元的第一薄膜晶体管、及第s-1行像素单元中各像素单元的第二薄膜晶体管导通，并通过各数据线，向第s行像素单元中各像素单元的像素电极，以及第s-1行像素单元中各像素单元的公共电极充电；其中，s为大于1且小于n+1的整数。

步骤q230、根据第n行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第n行所述像素单元中各像素单元的像素电极的电压，通过第n+1条栅线，使第n行像素单元中各像素单元的第二薄膜晶体管导通，并通过各数据线，向第n+1行像素单元中各像素单元的公共电极充电。

当像素结构采用图2所示像素结构时，请参阅图7，步骤s200、使像素单元的第一薄膜晶体管和第二薄膜晶体管导通，分别向对应的所像素电极和公共电极充电，可以包括：

步骤q240、通过第1条栅线，使第1行像素单元中各像素单元的第二薄膜晶体管导通，并通过各数据线，向第1行像素单元中各像素单元的公共电极充电。

步骤q250、根据第1行所述像素单元至第n-1行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第r-1行所述像素单元中各所述像素单元的公共电极的电压，通过第r条栅线，使第r行像素单元中各像素单元的第二薄膜晶体管、及第r-1行像素单元中各像素单元的第一薄膜晶体管导通，并通过各数据线，向第r行像素单元中各像素单元的公共电极，以及第r-1行像素单元中各像素单元的像素电极充电；其中，r为大于1且小于n+1的整数。

步骤q260、根据第n行所述像素单元中各所述像素单元的像素电极与公共电极之间的电压差，以及第n行所述像素单元中各像素单元的公共电极的电压，通过第n+1条栅线，使第n行像素单元中各像素单元的第一薄膜晶体管导通，并通过各数据线，向第n+1行像素单元中各像素单元的像素电极充电。

值得一提的是，在步骤q200中，通过第1条栅线至第n+1条栅线，使相应的第一薄膜晶体管和第二薄膜晶体管导通时，可以采用现有的扫描方式，即依次通过第1条栅线至第n+1栅线，使相应的第一薄膜晶体管和第二薄膜晶体管导通，以向对应的像素电极和公共电极充电。

当像素结构应用于hads显示装置时，像素单元的像素电极与公共电极之间的电压差的绝对值可以为0v～4v；通过第一薄膜晶体管向对应的像素电极充电的电压可以为0v～4v；通过第二薄膜晶体管向对应的公共电极充电的电压可以为0v～4v。

值得一提的是，像素单元的像素电极与公共电极之间的电压差的绝对值根据像素结构应用于不同类型的显示装置(例如ads显示装置、tn显示装置等)而不同，相应地，通过第一薄膜晶体管向对应的像素电极充电的电压也根据像素结构应用于不同类型的显示装置而不同，通过第二薄膜晶体管向对应的公共电极充电的电压也根据像素结构应用于不同类型的显示装置而不同。

请参阅图8，本发明实施例还提供一种像素结构的制造方法，用于制造如上述实施例所述的像素结构，所述像素结构的制造方法包括：

步骤z100、形成第一薄膜晶体管、第二薄膜晶体管、像素电极和公共电极，第一薄膜晶体管与像素电极连接，第二薄膜晶体管与公共电极连接。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于制造方法实施例而言，由于其基本相似于结构实施例，所以描述得比较简单，相关之处参见结构实施例的部分说明即可。

当像素结构应用于ads显示装置中时，请参阅图9，步骤z100、形成第一薄膜晶体管、第二薄膜晶体管、像素电极和公共电极，第一薄膜晶体管与像素电极连接，第二薄膜晶体管与公共电极连接，可以包括：

步骤z101、提供一衬底基板。

步骤z102、在衬底基板上形成公共电极。

步骤z103、在衬底基板上形成栅线、第一薄膜晶体管的栅极和第二薄膜晶体管的栅极，第一薄膜晶体管的栅极和第二薄膜晶体管的栅极分别与对应的栅线连接。

步骤z104、形成栅极绝缘层，栅极绝缘层覆盖衬底基板、栅线、第一薄膜晶体管的栅极、第二薄膜晶体管的栅极及公共电极。

步骤z105、形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层。

步骤z106、在栅极绝缘层与公共电极对应的部位形成第一过孔。

步骤z107、形成数据线、第一薄膜晶体管的源极和漏极、及第二薄膜晶体管的源极和漏极，第一薄膜晶体管的源极和漏极分别与第一薄膜晶体管的有源层接触，第二薄膜晶体管的源极和漏极分别与第二薄膜晶体管的有源层接触，第二薄膜晶体管的漏极通过所述第一过孔与公共电极连接，第一薄膜晶体管的源极和第二薄膜晶体管的源极分别与对应的数据线连接。

步骤z108、形成钝化层，钝化层覆盖栅极绝缘层，数据线，第一薄膜晶体管的有源层、源极和漏极，及第二薄膜晶体管的有源层、源极和漏极。

步骤z109、在钝化层与第一薄膜晶体管的漏极对应的部位形成第二过孔。

步骤z110、在钝化层上形成像素电极，像素电极通过第二过孔与第一薄膜晶体管的漏极连接。

在上述实施例中，将像素电极与第一薄膜晶体管的漏极连接、公共电极与第二薄膜晶体管的漏极连接时，需要通过一次构图工艺在栅极绝缘层内形成第一过孔，通过一次构图工艺在钝化层内形成第二过孔，在实际应用中，可以在形成钝化层之后，通过一次构图工艺同时形成两个过孔，一个过孔暴露出第一薄膜晶体管的漏极，另一个过孔同时暴露出公共电极和第二薄膜晶体管的漏极，然后形成像素电极的同时形成填充暴露出公共电极和第二薄膜晶体管的漏极的过孔的导电连接结构，以实现像素电极与与第一薄膜晶体管的漏极连接、公共电极与第二薄膜晶体管的漏极连接，以减少制造像素结构时的工艺步骤，提高效率，降低成本。具体地，请参阅图10，步骤z100、形成第一薄膜晶体管、第二薄膜晶体管、像素电极和公共电极，第一薄膜晶体管与像素电极连接，第二薄膜晶体管与公共电极连接，可以包括：

步骤z121、提供一衬底基板。

步骤z122、在衬底基板上形成公共电极。

步骤z123、在衬底基板上形成栅线、第一薄膜晶体管的栅极和第二薄膜晶体管的栅极，第一薄膜晶体管的栅极和第二薄膜晶体管的栅极分别与对应的栅线连接。

步骤z124、形成栅极绝缘层，栅极绝缘层覆盖衬底基板、栅线、第一薄膜晶体管的栅极、第二薄膜晶体管的栅极及公共电极。

步骤z125、形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层。

步骤z126、形成数据线、第一薄膜晶体管的源极和漏极、及第二薄膜晶体管的源极和漏极，第一薄膜晶体管的源极和漏极分别与第一薄膜晶体管的有源层接触，第二薄膜晶体管的源极和漏极分别与第二薄膜晶体管的有源层接触，第一薄膜晶体管的源极和第二薄膜晶体管的源极分别与对应的数据线连接。

步骤z127、形成钝化层，钝化层覆盖栅极绝缘层，数据线，第一薄膜晶体管的有源层、源极和漏极，及第二薄膜晶体管的有源层、源极和漏极。

步骤z128、形成第三过孔和第四过孔，第三过孔暴露出第一薄膜晶体管的漏极，第四过孔同时暴露出公共电极和第二薄膜晶体管的漏极。

步骤z129、在钝化层上形成像素电极和导电连接结构，像素电极通过第三过孔与第一薄膜晶体管的漏极连接，导电连接结构填充第四过孔，且导电连接结构分别与公共电极和第二薄膜晶体管的漏极接触。

当像素结构应用于hads显示装置中时，请参阅图11，步骤z100、形成第一薄膜晶体管、第二薄膜晶体管、像素电极和公共电极，第一薄膜晶体管与像素电极连接，第二薄膜晶体管与公共电极连接，可以包括：

步骤z201、提供一衬底基板。

步骤z202、在衬底基板上形成栅线、第一薄膜晶体管的栅极和第二薄膜晶体管的栅极，第一薄膜晶体管的栅极和第二薄膜晶体管的栅极分别与对应的栅线连接。

步骤z203、形成栅极绝缘层，栅极绝缘层覆盖衬底基板、栅线、第一薄膜晶体管的栅极和第二薄膜晶体管的栅极。

步骤z204、在栅极绝缘层上形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层。

步骤z205、在栅极绝缘层上形成像素电极。

步骤z206、形成数据线、第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极，第一薄膜晶体管的漏极与像素电极接触，第一薄膜晶体管的源极和第二薄膜晶体管的源极分别与对应的数据线连接。

步骤z207、形成钝化层，钝化层覆盖栅极绝缘层，数据线，第一薄膜晶体管的有源层、源极和漏极，第二薄膜晶体管的有源层、源极和漏极，及像素电极。

步骤z208、在钝化层与第二薄膜晶体管的漏极对应的部位形成第五过孔。

步骤z209、在钝化层上形成公共电极，公共电极通过第五过孔与第二薄膜晶体管的漏极连接。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。