GOA驱动电路及阵列基板的制作方法

本揭示涉及显示技术领域，尤其涉及一种goa驱动电路及阵列基板。

背景技术：

阵列基板行驱动(gatedriveronarray，goa)技术是直接将栅极驱动电路制作在阵列基板上，实现对gate逐行扫描的驱动方式，以代替由外接硅芯片制作的驱动芯片的一种技术。goa技术可实现产品的窄边框甚至无边框设计，以增加客户对显示面板工艺的设计选择，扩展产品应用领域。

然而，以常规的4ckgoa驱动电路为例，图1为现有的goa驱动电路100＇中的信号走线与goa电路单元的连接结构示意图；图2为现有的goa驱动电路总线区的信号走线的结构示意图。如图1、图2所示，每条信号走线ck1、ck2、ck3、ck4分别单独分开竖直放置，并相互保持平行，且每一条信号走线上分别开设有过孔，并通过该过孔与连接走线进行电连接。因此，现有技术中的goa驱动电路总线区的宽度较宽，导致goa驱动电路的边框较宽，不符合当下超窄边框的趋势，不具备产品竞争力及价格竞争力。

因此，需要提供一种可缩小goa驱动电路的边框的goa驱动电路及阵列基板，来解决上述技术问题。

技术实现要素：

本揭示提供一种goa驱动电路及阵列基板，解决了现有技术中goa驱动电路总线区的宽度较宽，进而导致goa驱动电路边框较宽的技术问题。

为解决上述问题，本揭示提供的技术方案如下：

本揭示实施例提供一种goa驱动电路，包括：

goa电路区，所述goa电路区包括级联的多个goa电路单元；

总线区，所述总线区包括多条信号走线及多条连接走线，每相邻两条信号走线相互堆叠以形成一个信号走线单元，每条信号走线上设有过孔，所述连接走线通过所述过孔与对应的所述信号走线电连接，所述goa电路单元通过所述连接走线与对应的所述信号走线连接。

根据本揭示实施例提供的goa驱动电路，所述信号走线单元包括第一信号走线与第二信号走线，所述第一信号走线与所述第二信号走线沿竖直方向设置。

根据本揭示实施例提供的goa驱动电路，所述第二信号走线设置于所述第一信号走线上。

根据本揭示实施例提供的goa驱动电路，所述过孔包括第一过孔及第二过孔，所述第一过孔设置于所述第一信号走线上，所述第二过孔设置于第二信号走线上。

根据本揭示实施例提供的goa驱动电路，所述第一过孔与所述第二过孔的数量相同。

根据本揭示实施例提供的goa驱动电路，所述第二信号走线围绕所述第一过孔，使得所述第二信号走线与所述第一过孔形成绕线结构。

根据本揭示实施例提供的goa驱动电路，所述信号走线的数量为2n,其中，n为自然数。

根据本揭示实施例提供的goa驱动电路，所述连接走线由铟锡金属氧化物构成。

本揭示实施例提供一种阵列基板，所述阵列基板包括上述goa驱动电路。

根据本揭示实施例提供的阵列基板，所述阵列基板为非晶硅阵列基板或铟镓锌氧化物阵列基板。

本揭示的有益效果为：本揭示提供的goa驱动电路及阵列基板，通过对goa驱动电路总线区的每相邻两条信号走线相互堆叠以形成一个信号走线单元，并通过过孔使得连接走线与对应的信号走线进行电连接，进而连接到对应的goa电路单元，不仅使得总线区完成原有的功能，而且能够将goa驱动电路总线区的宽度缩小至原来的1/2，从而实现缩小goa驱动电路的边框，达到超窄边框的目的，降低了成本，提高了产品竞争力。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的goa驱动电路中的信号走线与goa电路单元的连接结构示意图；

图2为现有技术的goa驱动电路中总线区中的信号走线的结构示意图。

图3为本揭示实施例一提供的一种goa驱动电路中的信号走线与goa电路单元的连接结构示意图；

图4为本揭示实施例一提供的一种goa驱动电路中总线区中的信号走线的结构示意图。

图5为本揭示实施例二提供的一种阵列基板的结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是用以相同标号表示。

本揭示针对现有技术的goa驱动电路及阵列基板，导致goa驱动电路总线区的宽度较宽，进而导致goa驱动电路的边框较宽的技术问题，本实施例能够解决该缺陷。

实施例一

如图3、图4所示，本揭示实施例提供一种goa驱动电路100，包括：

goa电路区1，所述goa电路区1包括级联的多个goa电路单元10；

总线区2，所述总线区2包括多条信号走线20及多条连接走线21，每相邻两条信号走线20相互堆叠以形成一个信号走线单元，每条信号走线20上设有过孔，所述连接走线21通过所述过孔与对应的所述信号走线20电连接，所述goa电路单元10通过所述连接走线21与对应的所述信号走线20进行连接，进而将时钟信号传输给对应的所述goa电路单元10，多个所述goa电路单元10则用于产生对应的栅极驱动信号实现对阵列基板的每条扫描线的精确控制。

所述信号走线20的数量可设置为2n，其中，n为自然数，也就是说所述信号走线20的数量可设置为多个，本揭示实施例不应以此为限来限制本揭示。然而，由于形成所述信号走线单元至少需要2条所述信号走线20，因此，所述信号走线20的数量应至少为2个，也就是说所述时钟信号的数量应至少为2个。对于不同的所述goa驱动电路100的驱动能力，所述时钟信号的数量有所不同。所述goa驱动电路100的驱动能力越高，所述时钟信号的数量越多，本实施例以包含4个时钟信号ck1～ck4的所述goa驱动电路100为例进行阐述。

由于所述时钟信号的数量为4个，则所述信号走线20的数量为4条，每相邻两条信号走线20进行堆叠形成一个信号走线单元，因此所述goa驱动电路100中的所述信号走线单元的数量为2个，即第一信号走线单元20a与第二信号走线单元20b。所述信号走线20均采用单层金属设置，简单易行，且能减小所述信号走线单元的厚度，进而能够减小所述goa驱动电路100的厚度。

其中，所述第一信号走线单元20a包括信号走线201、信号走线203，即所述信号走线201为第一信号走线，所述信号走线202为第二信号走线，所述信号走线201、所述信号走线202均沿竖直方向设置。具体地，所述信号走线201与所述信号走线202相互堆叠设置，所述信号走线202设置于所述信号走线201的上方；所述第二信号走线单元20b包括信号走线203、信号走线204，即所述信号走线203为第一信号走线，所述信号走线204为第二信号走线，所述信号走线203、所述信号走线204均沿竖直方向设置。具体地，所述信号走线203与所述信号走线204相互交叠设置，所述信号走线204设置于所述信号走线203的上方。所述第一信号走线单元20a与所述第二信号走线单元20b保持竖直并相互平行。

在所述信号走线201上设置有若干个过孔2011，由于第一信号单元上设置有第一过孔，所述过孔2011即为第一过孔。第一连接走线211贴覆在所述信号走线201上的所述过孔2011处，使得所述信号走线201通过所述过孔2011与第一连接走线211进行电连接，将时钟信号ck1通过所述第一连接走线211传输到对应的goa单元11。其中，所述第一连接走线211可选为铟锡金属氧化物(indiumtinoxide，ito)。

所述信号走线201设置于所述信号走线202上方，为实现所述goa驱动电路100的轻薄化，从而实现包含所述goa驱动电路100的显示面板的轻薄化，可将所述信号走线202贴覆于所述信号走线201的上方。同时，所述信号走线202围绕所述过孔2011作绕线设计，使得所述信号走线202与所述过孔2011形成绕线结构，使得所述信号走线202覆盖所述信号走线201上除去所述过孔2011的部分，避免影响所述第一连接走线211通过所述过孔2011与所述信号走线201进行电连接。

同时，在所述信号走线202上设置有若干个过孔2021，由于在所述第二信号走线上设置有第二过孔，所述过孔2021即为第二过孔。所述过孔2021与所述过孔2011相邻设置，使得所述过孔2011与所述过孔2021在水平方向上无重叠。同时，第二连接走线212贴覆在所述信号走线202上的所述过孔2021处，使得所述信号走线202通过所述过孔2021与所述第二连接走线212进行电连接，将时钟信号ck2通过所述第二连接走线212传输到对应的goa单元12。同样地，所述第二连接走线212也可选为ito。

由于所述过孔2011与所述过孔2022自身具有一定大小的阻抗，因此，为了使得所述信号走线201与信号走线202的阻抗的一致性，可将所述过孔2011与所述过孔2021的数量保持相同。进一步地，也可将所述过孔2011与所述过孔2021的尺寸大小保持相同。与此同时，本揭示实施例不限定所述过孔2011与所述过孔2021的数量，可以是如图4所示的4个所述过孔2011与4个所述过孔2021，也可以适当地减少或增减所述过孔2011与所述过孔2021的数量。

同样地，所述第二信号走线单元20b的结构同所述第一信号走线单元20a的结构一致。所述信号走线203与所述信号走线204相互交叠，构成所述第二信号走线单元20b，所述信号走线203上设置有过孔2031，所述信号走线204上设置有过孔2041，即所述过孔2031即为第一过孔，所述过孔2041即为第二过孔。所述信号走线203通过所述过孔2031与第三连接走线213进行电连接，将时钟信号ck3通过所述第二连接走线212传输到对应的goa单元13；所述信号走线204通过所述过孔2041与第四连接走线214进行电连接，将时钟信号ck4通过所述第四连接走线214传输到对应的goa单元14。

由于所述信号走线201与所述信号走线202堆叠在一起，所述信号走线203与所述信号走线204堆叠在一起，因此所述总线区2的宽度将缩减为至少原来的1/2，从而缩小了所述goa驱动电路100的边框。

本实施例将每相邻两条信号走线相互堆叠在一起，形成一个信号走线单元，所述信号走线单元包含第一信号走线与第二信号走线。所述信号走线单元还可进一步包含第三信号走线，例如，将每相邻三条信号走线相互堆叠在一起，具体地，所述第二信号走线设置于所述第一信号走线上，所述第三信号走线设置于所述第二信号走线上。同理，所述第三信号走线上还应设置有第三过孔，使得所述连接走线通过所述第三过孔与所述第三信号走线进行电连接，进而使得所述goa电路单元通过所述连接走线与所述第三信号走线连接。采用此方式的所述goa驱动电路总线区的边框将会进一步缩小。组成所述信号走线单元的信号走线的数量并无限制，然而堆叠的所述信号走线的数量越多，所述goa驱动电路的厚度越大，因此，组成所述信号走线单元的信号走线的数量可依据实际情况进行确定，本揭示实施例不应以此为限制。

实施例二

如图5所示，本揭示实施例提供一种阵列基板1000，所述阵列基板1000为非晶硅阵列基板或铟镓锌氧化物阵列基板，所述阵列基板1000包括显示区200与非显示区300，所述非显示区300位于所述显示区200的外部，所述非显示区300包含本揭示实施例一中的所述goa驱动电路100,所述goa驱动电路100位于所述显示区200的左右两侧。所述显示区200内设置有多条扫描线201与多条数据线202，时钟信号ck1～ck4通过所述goa驱动电路100传输给所述扫描线201，数据驱动器400产生数据信号传输给所述数据线202。由于所述goa驱动电路100中的总线区2的每相邻两条信号走线20相互堆叠在一起，从而减小了所述goa驱动电路100的边框，因此，所述阵列基板1000的边框尺寸大大减小，有利于实现显示面板的窄边框化。

有益效果为：本揭示提供的goa驱动电路及阵列基板，通过对goa驱动电路的总线区的每相邻两条信号走线相互堆叠以形成一个信号走线单元，并通过过孔使得连接走线与对应的信号走线进行电连接，进而连接到对应的goa单元，不仅使得总线区完成原有的功能，而且能够将总线区的宽度缩小至原来的1/2，从而实现缩小goa驱动电路的边框，达到超窄边框的目的。

综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。