1.一种驱动电路，应用于显示面板，其特征在于，所述驱动电路包括：
栅极驱动子电路，用于输出驱动信号；
选通子电路，包括选通输入端、第一选通输出端和第二选通输出端，所述选通子电路用于选择所述第一选通输出端和所述第二选通输出端中的一个与所述选通输入端导通，所述选通输入端与所述栅极驱动子电路的输出端连接；以及
反相子电路，与所述第二选通输出端连接，所述反相子电路用于将输入所述反相子电路的信号反相，所述反相子电路的输出端与所述第一选通输出端连接。
2.根据权利要求1所述的驱动电路，其特征在于，所述选通子电路包括第一选通晶体管和第二选通晶体管；
所述第一选通晶体管的栅极连接所述第二选通晶体管的栅极，并连接选通控制线；
所述第一选通晶体管的漏极连接所述第二选通晶体管的漏极，并连接所述栅极驱动子电路的输出端；
所述第一选通晶体管的源极连接所述反相子电路的输入端，所述第二选通晶体管的源极连接所述反相子电路的输出端。
3.根据权利要求2所述的驱动电路，其特征在于，所述第一选通晶体管为pmos管，所述第二选通晶体管为nmos管；
当所述选通控制线输出低电平时，所述第一选通晶体管导通，以使所述栅极驱动子电路的输出端与所述反相子电路的输入端连接；
当所述选通控制线输出高电平时，所述第二选通晶体管导通，以使所述栅极驱动子电路的输出端与所述反相子电路的输出端连接。
4.根据权利要求2所述的驱动电路，其特征在于，所述第一选通晶体管为nmos管，所述第二选通晶体管为pmos管；
当所述选通控制线输出高电平时，所述第一选通晶体管导通，以使所述栅极驱动子电路的输出端与所述反相子电路的输入端连接；
当所述选通控制线输出低电平时，所述第二选通晶体管导通，以使所述栅极驱动子电路的输出端与所述反相子电路的输出端连接。
5.根据权利要求1所述的驱动电路，其特征在于，所述反相子电路包括第一反相晶体管和第二反相晶体管，所述第一反相晶体管为nmos管，所述第二反相晶体管为pmos管；
所述第一反相晶体管的栅极连接所述第二反相晶体管的栅极，并连接所述选通电路的所述第二选通输出端；
所述第一反相晶体管的源极连接所述第二反相晶体管的源极，并连接所述选通电路的所述第一选通输出端；
所述第一反相晶体管的漏极连接第一电压端，所述第二反相晶体管的漏极连接第二电压端，所述第二电压端的电压大于所述第一电压端的电压。
6.根据权利要求1所述的驱动电路，其特征在于，所述栅极驱动子电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容；
所述第一晶体管的漏极连接于第一电压端，所述第一晶体管的源极连接于第一节点，所述第一晶体管的栅极连接于第二时钟信号；
所述第二晶体管的漏极连接于起始信号，所述第二晶体管的源极连接于第二节点，所述第二晶体管的栅极连接于第二时钟信号；
所述第三晶体管的漏极连接于第二时钟信号，所述第三晶体管的源极连接于第一节点，所述第三晶体管的栅极连接于第二节点；
所述第四晶体管的漏极连接于第二节点，所述第四晶体管的栅极连接于第一时钟信号；
所述第五晶体管的漏极连接于第四晶体管的源极，所述第五晶体管的源极连接于第二电压端，所述第五晶体管的栅极连接于第一节点；
所述第六晶体管的漏极连接于第一时钟信号，所述第六晶体管的源极连接于所述栅极驱动子电路的输出端，所述第六晶体管的栅极连接于第三节点；
所述第七晶体管的漏极连接于所述栅极驱动子电路的输出端，所述第七晶体管的源极连接于所述第二电压端，所述第七晶体管的栅极连接于第一节点；
所述第八晶体管的漏极连接于第二节点，所述第八晶体管的源极连接于第三节点，所述第八晶体管的栅极连接于第一电压端；
所述第一电容的第一端连接于第三节点，所述第一电容的第二端连接于所述栅极驱动子电路的输出端；
所述第二电容的第一端连接于所述第一节点，所述第二电容的第二端连接于所述第二电压端。
7.根据权利要求6所述的驱动电路，其特征在于，所述栅极驱动子电路的输出端能够输出低压脉冲信号，所述选通子电路和所述反相子电路能够将所述低压脉冲信号转换成高压脉冲信号。
8.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括像素驱动子电路和像素，所述像素驱动子电路包括第一像素晶体管、第二像素晶体管、第三像素晶体管、第四像素晶体管、第五像素晶体管、第六像素晶体管、第七像素晶体管和第一像素电容；
所述第一像素晶体管的漏极连接于第四节点，所述第一像素晶体管的源极连接于第五节点，所述第一像素晶体管的栅极连接于第六节点；
所述第二像素晶体管的漏极连接于数字信号线，所述第二像素晶体管的源极连接于第四节点，所述像素第二晶体管的栅极连接于第一控制线；
所述第三像素晶体管的漏极连接于第六节点，所述像素第三晶体管的源极连接于第五节点，所述第三像素晶体管的栅极连接于第一控制线；
所述第四像素晶体管的漏极连接于第六节点，所述第四像素晶体管的源极连接于参考信号线，所述第四像素晶体管的栅极连接于第一复位信号线；
所述第五像素晶体管的漏极连接于电源端，所述第五像素晶体管的源极连接于第四节点，所述第五像素晶体管的栅极连接于第二控制信号线；
所述第六像素晶体管的漏极连接于第五节点，所述第六像素晶体管的源极连接所述像素，所述第六像素晶体管的栅极连接于第二控制信号线；
所述第七像素晶体管的漏极连接于参考信号线，所述第七像素晶体管的源极连接所述像素，所述第七像素晶体管的栅极连接于第二复位信号线；
所述第一像素电容的第一端连接于电源端，所述第一像素电容的第二端连接于所述第六节点。
9.根据权利要求8所述的驱动电路，其特征在于，所述第一像素晶体管、第二像素晶体管、第三像素晶体管、第四像素晶体管、第五像素晶体管、第六像素晶体管和第七像素晶体管均为pmos管。
10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的驱动电路。