像素电路及其驱动方法、电子设备与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、电子设备。


背景技术：

2.发光器件(例如led、mini led和micro led等)被应用于发光装置中，发光装置例如可以是使用oled、qled、mini led和micro led作为显示像素的面板等。


技术实现要素：

3.本发明的实施例提供一种像素电路及其驱动方法、电子设备，本发明的实施例采用如下技术方案：
4.第一方面，提供了一种像素电路，其用于向待驱动元件提供驱动信号，该像素电路包括：驱动子电路，包括控制端、第一端和第二端，驱动子电路被配置为根据控制端的信号，控制流经第一端和第二端的驱动信号；第一电容器，包括第一极和第二极，该第二极与驱动子电路的控制端耦接；第一数据写入子电路，被配置为响应于第一扫描信号，向第一电容器的第一极写入第一初始化信号；以及响应于第一扫描信号，向驱动子电路写入第一数据信号，使得驱动子电路的控制端的信号随第一数据信号的变化而变化；第二数据写入子电路，被配置为响应于第二扫描信号，向第一电容器的第一极写入第二数据信号，使得驱动子电路的控制端的信号发生跳变。
5.在一些实施例中，第一数据写入子电路与驱动子电路的控制端耦接，被配置为向驱动子电路的控制端写入第一数据信号。
6.在一些实施例中，驱动子电路包括：第二电容器和驱动晶体管；其中，第二电容器耦接在驱动子电路的控制端和待驱动元件的第一端之间；驱动晶体管的栅极与驱动子电路的控制端耦接，驱动晶体管的第一极与驱动子电路的第一端耦接，驱动晶体管的第二极与驱动子电路的第二端耦接。
7.在一些实施例中，第一数据写入子电路与驱动子电路的第二端耦接，被配置为向驱动子电路的第二端写入第一数据信号；驱动子电路还被配置为响应于第一扫描信号，将驱动子电路的第一端与驱动子电路的控制端导通，以向驱动子电路的控制端写入经补偿后的第一数据信号。
8.在一些实施例中，驱动子电路还包括：第一晶体管；其中，第一晶体管的栅极与提供第一扫描信号的第一扫描端耦接，第一极与驱动子电路的第一端耦接，第二极与驱动子电路的控制端耦接。
9.在一些实施例中，像素电路还包括：第一复位子电路，被配置为响应于第三扫描信号，对驱动子电路的控制端进行复位。
10.在一些实施例中，第一复位子电路包括：第二晶体管；其中，第二晶体管的栅极与提供第三扫描信号的第三扫描端耦接，第二极与驱动子电路的控制端耦接，第一极与初始信号端耦接。
11.在一些实施例中，第一数据写入子电路包括：第三晶体管和第四晶体管，或者，第三晶体管和第五晶体管；其中，第三晶体管的栅极与提供第一扫描信号的第一扫描端耦接，第一极与第一信号端耦接，第二极与第一电容器的第一极耦接；第四晶体管的栅极与提供第一扫描信号的第一扫描端耦接，第一极与提供第一数据信号的第一数据端耦接，第二极与驱动子电路的控制端耦接；第五晶体管的栅极与提供第一扫描信号的第一扫描端耦接，第一极与提供第一数据信号的第一数据端耦接，第二极与驱动子电路的第二端耦接。
12.在一些实施例中，第二数据写入子电路包括：第六晶体管；其中，第六晶体管的栅极与提供第二扫描信号的第二扫描端耦接，第一极与提供第二数据信号的第二数据端耦接，第二极与第一电容器的第一极耦接。
13.在一些实施例中，像素电路还包括：第二复位子电路，被配置为响应于第三扫描信号，对待驱动元件的第二端进行复位。
14.在一些实施例中，第二复位子电路包括：第七晶体管；其中，第七晶体管的栅极与提供第三扫描信号的第三扫描端耦接，第一极与初始信号端耦接，第二极与发光器件的第二端耦接。
15.在一些实施例中，像素电路还包括：发光控制子电路，被配置为响应于发光控制信号，将第一工作电压端的电压施加至驱动子电路的第一端，以控制施加至发光器件的驱动信号。
16.在一些实施例中，发光控制子电路包括：第八晶体管和/或第九晶体管；其中，第八晶体管的栅极与提供发光控制信号的发光控制端耦接，第一极与待驱动元件的第二端耦接，第二极与驱动子电路的第一端耦接；第九晶体管的栅极与提供发光控制信号的发光控制端耦接，第一极与驱动子电路的第二端耦接，第二极与提供第二工作电压的第二工作电压端耦接。
17.第二方面，本发明实施例提供了一种发光装置，该发光装置包括如上述第一方面所述的像素电路以及与该像素电路耦接的发光器件。
18.第三方面，本发明实施例提供了一种如上所述的任一一种像素电路的驱动方法，像素电路用于向待驱动元件提供驱动信号，像素电路包括：驱动子电路、第一数据写入子电路、第二数据写入子电路和第一电容器，驱动子电路包括：控制端、第一端和第二端；像素电路的驱动方法包括：第一数据写入子电路响应于第一扫描信号，向第一电容器的第一极写入第一初始化信号，以及向驱动子电路写入第一数据信号；第二数据写入子电路响应于第二扫描信号，向第一电容器的第一极写入第二数据信号，使得驱动子电路的控制端的信号发生跳变；驱动子电路根据控制端的信号，控制流经第一端和第二端的驱动信号。
19.在一些实施例中，像素电路还包括第一复位子电路和/或第二复位子电路；在第一数据写入子电路响应于第一扫描信号，向第一电容器的第一极写入第一初始化信号，以及向驱动子电路写入第一数据信号之前，像素电路的驱动方法还包括：第一复位子电路对驱动子电路的控制端进行复位；和/或，第二复位子电路对发光器件的第二端进行复位。
20.在一些实施例中，像素电路还包括发光控制子电路：像素电路的驱动方法还包括：发光控制子电路响应于发光控制信号，将第一工作电压端的电压施加至驱动子电路的第一端，使得驱动子电路根据控制端的信号，控制流经第一端和第二端的驱动信号。
21.本发明实施例提供的像素电路及其驱动方法、发光装置，第一数据写入子电路，被
配置为响应于第一扫描信号，向第一电容器的第一极以及驱动子电路写入第一数据信号，这样，可以得到第一电容器和驱动子电路的初始信号(例如数据电压)；第二数据写入子电路，被配置为响应于第二扫描信号，向第一电容器的第一极写入第二数据信号，这样，可以得到将第二数据信号写入后的第一电容器的第一极的信号。这样一来，根据电容器的电压保持特性，驱动子电路的控制端的电压会发生跳变，例如，该驱动子电路的控制端的电压会增大，从而能够向发光器件提供更大的电流所需要的数据电压，实现相应亮度的显示，进而提高显示效果。
附图说明
22.为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
23.图1为相关技术提供的一种像素电路；
24.图2为相关技术提供的一种像素电路的时序图；
25.图3为本发明一些实施例提供的一种发光装置图；
26.图4为本发明一些实施例提供的一种亚像素的示意图；
27.图5为本发明一些实施例提供的一种像素电路的模块示意图；
28.图6为本发明一些实施例提供的一种像素电路图；
29.图7为本发明一些实施例提供的一种像素电路的时序图；
30.图8(a)为本发明一些实施例提供的一种像素电路的阶段示意图；
31.图8(b)为本发明一些实施例提供的另一种像素电路的阶段示意图；
32.图8(c)为本发明一些实施例提供的另一种像素电路的阶段示意图；
33.图9为本发明一些实施例提供的另一种像素电路图；
34.图10为本发明一些实施例提供的另一种像素电路的时序图；
35.图11(a)为本发明一些实施例提供的另一种像素电路的阶段示意图；
36.图11(b)为本发明一些实施例提供的另一种像素电路的阶段示意图；
37.图11(c)为本发明一些实施例提供的另一种像素电路的阶段示意图；
38.图11(d)为本发明一些实施例提供的另一种像素电路的阶段示意图；
39.图12为本发明一些实施例提供的另一种像素电路图；
40.图13为本发明一些实施例提供的另一种像素电路的时序图；
41.图14(a)为本发明一些实施例提供的另一种像素电路的阶段示意图；
42.图14(b)为本发明一些实施例提供的另一种像素电路的阶段示意图；
43.图14(c)为本发明一些实施例提供的另一种像素电路的阶段示意图；
44.图14(d)为本发明一些实施例提供的另一种像素电路的阶段示意图。
具体实施方式
45.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
46.在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
47.除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
48.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
49.在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
[0050]“a、b和c中的至少一个”与“a、b或c中的至少一个”具有相同含义，均包括以下a、b和c的组合：仅a，仅b，仅c，a和b的组合，a和c的组合，b和c的组合，及a、b和c的组合。
[0051]“a和/或b”，包括以下三种组合：仅a，仅b，及a和b的组合。
[0052]“多个”是指至少两个。
[0053]
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
[0054]
在相关技术中，包括电流驱动型元件的显示面板包括：发光元件led以及驱动该发光元件led的像素电路。如图1所示，像素电路可以包括2个薄膜晶体管和1个电容。在此基础上，结合图2所示的信号时序图，对图1中所示的像素电路的工作原理进行详细的举例说明。该像素电路的工作原理可分为数据写入阶段以及发光阶段。以下将对各个阶段进行说明。
[0055]
数据写入阶段，如图2所示，由于来自扫描信号端gate的扫描信号输入低电平信号，因此晶体管t1开启，使得来自数据端的数据信号写入驱动晶体管t2，同时，在电容cst的作用下维持g点电压，此时，g点的电位vg＝vdata。
[0056]
发光阶段，驱动晶体管t2开启，以使得发光器件l发光，此时，流经发光器件l的电
流为i＝k*(v
g-vs)2。
[0057]
相关技术中，由于受到成本以及工艺影响，采用如图1所示的像素电路对发光器件提供ua、ma级的大电流时，其无法向显示面板提供大电流显示所需要的数据电压的调节范围。
[0058]
为了解决上述问题，本发明实施例提供一种电子设备，该电子设备包括待驱动元件和像素电路，该像素电路用于向待驱动元件提供驱动信号。其中，待驱动元件可以为发光器件。
[0059]
在一些实施例中，待驱动元件为发光器件l，发光元件l可以为电流驱动型发光器件，例如：发光二极管(light emitting diode，led)、微型发光二极管(micro light emitting diode，micro led)、迷你发光二极管(mini light emitting diode，mini led)或者有机电致发光二极管(organic light emitting diode，oled)或量子点发光二极管(quantum dot light emitting diodes)等。当然，这些发光器件l也可以为电压驱动型发光器件，本实施例对此不作限制。
[0060]
示例的，电子设备可以是发光装置，该发光装置包括发光器件，以及用于向发光器件提供电信号，以驱动发光器件发光的像素电路。当然还可以包括其他部件，例如为像素电路提供电信号的控制电路，该控制电路可以包括与发光基板电连接的印刷电路板和/或集成电路。
[0061]
在一些实施例中，发光装置可以为照明装置，此时，该发光装置用作光源，实现照明功能。例如，发光装置可以是液晶显示装置中的背光模组，用于内部或外部照明的等，或各种信号灯等。
[0062]
在另一些实施例中，该发光装置可以为显示装置，用于显示图像(即画面)。此时，发光装置可以包括显示器或包含显示器的产品。其中，显示器可以是平板显示器(flat panel display，fpd)，微型显示器等。若按照用户能否看到显示器背面的场景划分，显示器可以是透明显示器或不透明显示器。若按照显示器能否弯折或卷曲，显示器可以是柔性显示器或普通显示器(可以称为刚性显示器)。示例的，包含显示器的产品可以包括：计算机显示器，电视，广告牌，具有显示功能的激光打印机，电话，手机，个人数字助理(personal digital assistant，pda)，膝上型计算机，数码相机，便携式摄录机，取景器，车辆，大面积墙壁，剧院的屏幕或体育场标牌等。
[0063]
以下以发光装置为显示装置为例进行说明，如图3所示，发光装置包括多个亚像素p。如图4所示，至少一个亚像素(例如每个亚像素)包括一个像素电路和与其耦接的一个待驱动元件l。其中，各亚像素中的像素电路可以呈n行m列的阵列形式排布。该像素电路用于驱动待驱动元件l工作。其中，待驱动元件l的第一端与第一工作电压端vdd耦接，待驱动元件l的第二端与像素电路耦接。
[0064]
在此基础上，如图3所示，发光装置还包括：多条第一扫描信号线g1(1)～g1(n)、多条第二扫描信号线g2(1)～g2(n)、多条第三扫描信号线r(1)～r(n)、多条第一数据信号线d1(1)～d1(m)、多条第二数据信号线d2(1)～d2(m)以及多条发光信号线em(1)～em(n)。
[0065]
在此情况下，像素电路可以包括：第一扫描信号端gate1、第二扫描信号端gate2、发光控制端em、第一数据端data1、第二数据端data2第三扫描端rst。其中，多条第一扫描信号线为第一扫描信号端gate1提供第一扫描信号，多条第二扫描信号线为第二扫描信号端
gate2提供第二扫描信号，多条发光信号线为发光控制端em提供发光信号，多条第一数据信号线为第一数据端data1提供第一数据信号，多条第二数据信号线为第二数据端data2提供第二数据信号，多条第三扫描信号线为第三扫描端rst提供复位信号，从而为像素电路提供第一扫描信号、第二扫描信号、发光信号、第一数据信号、第二数据信号以及复位信号。
[0066]
如图3所示，第一扫描信号线、第二扫描信号线、第三扫描信号线以及发光信号线沿行方向排布，第一数据信号线以及第二数据信号线沿列方向排布。其中，同一行亚像素共用第一扫描信号线、第二扫描信号线、第三扫描信号线以及发光信号线，同一列亚像素共用第一数据信号线以及第二数据信号线。
[0067]
需要说明的是，以上所述的发光装置所包括的多条信号线的排布，以及图3中示出的发光装置的布线图仅是一种示例，并不构成对发光装置的结构的限制。
[0068]
本发明实施例提供一种像素电路，该像素电路用于向待驱动元件提供驱动信号，如图5所示，包括：驱动子电路10、第一数据写入子电路20、第二数据写入子电路30以及第一电容器c1。驱动子电路10包括控制端g、第一端101和第二端102，该驱动子电路10被配置为根据控制端g的信号，控制流经第一端101和第二端102的驱动信号。
[0069]
第一数据写入子电路20，被配置为响应于由第一扫描端gate1提供的第一扫描信号，向第一电容器c1的第一极201写入第一初始化信号，以及响应于该第一扫描信号，向驱动子电路10写入第一数据信号，使得该驱动子电路10的控制端g的信号随第一数据信号的变化而变化。
[0070]
第二数据写入子电路30，被配置为响应于由第二扫描端gate2提供的第二扫描信号，向第一电容器c1的第一极写入第二数据信号，使得驱动子电路10的控制端g的信号发生跳变。
[0071]
在此基础上，可以通过第一数据写入子电路20，对第一电容器c1的第一极和驱动子电路10写入第一数据信号(例如数据电压)，通过第二数据写入子电路30，向第一电容器c1的第一极写入第二数据信号。这样，根据电容器的电压保持特性，驱动子电路的控制端的信号会发生跳变，例如，该驱动子电路的控制端的电压被拉高，从而能够向发光器件l提供更大的电流所需要的数据电压，实现相应亮度的显示，进而提高显示效果。
[0072]
在一些实施例中，如图6所示，驱动子电路10包括第二电容器c2和驱动晶体管td。
[0073]
其中，第二电容器c2耦接在驱动子电路的控制端g和待驱动元件l的第一端之间。驱动晶体管td的栅极与驱动子电路的控制端g耦接，驱动晶体管td的第一极与驱动子电路10的第一端101耦接，驱动晶体管td的第二极与驱动子电路10的第二端102耦接。
[0074]
需要说明的是，该待驱动元件的第一端可以是发光器件l的阳极，该待驱动元件的第二端可以是发光器件l的阴极。在一些实施例中，如图6所示，第一数据写入子电路20与驱动子电路10的控制端g，第一电容器c1的第一极201，第一信号端s1，第一数据端data1和第一扫描端gate1耦接。其中，第一信号端s1提供第一初始化信号，第一数据端data1提供第一数据信号，第一扫描端gate1提供第一扫描信号。
[0075]
具体的，如图6所示，第一数据写入子电路20包括第三晶体管t3和第四晶体管t4。
[0076]
其中，第三晶体管t3的栅极与提供第一扫描信号的第一扫描端gate1耦接，第一极与第一信号端s1耦接，第二极与第一电容器c1的第一极201耦接。在t3开启后，能够将由第一信号端s1提供的第一初始化信号写入第一电容器c1的第一极201。
[0077]
第四晶体管t4的栅极与提供第一扫描信号的第一扫描端gate1耦接，第一极与提供第一数据信号的第一数据端data1耦接，第二极与驱动子电路的控制端g耦接。在t4开启后，能够将由第一数据端data1提供的第一数据信号写入驱动子电路10的控制端g。
[0078]
在一些实施例中，如图6所示，第二数据写入子电路30包括第六晶体管t6。
[0079]
其中，第六晶体管t6的栅极与提供第二扫描信号的第二扫描端gate2耦接，第一极与提供第二数据信号的第二数据端data2耦接，第二极与第一电容器c1的第一极201耦接。在t6开启后，能够将由第二数据端data2提供的第二数据信号写入第一电容器c1的第一极201。
[0080]
在一些实施例中，如图5所示，像素电路还包括发光控制子电路60，该发光控制子电路与待驱动元件l的第二端以及驱动子电路10的第一端101耦接，被配置为响应于由发光控制端em提供的发光控制信号，将第一工作电压端vdd提供的电压施加至驱动子电路10的第一端101，以控制施加至待驱动元件l的驱动信号。
[0081]
具体的，如图6所示，发光控制子电路包括第八晶体管t8，该第八晶体管t8的栅极与提供发光控制信号的发光控制端em耦接，第一极与待驱动元件l的第二端耦接，第二极与驱动子电路10的第一端101耦接。在t8开启后，能够将由第一工作电压端vdd提供的电压写入驱动子电路10的第一端101。
[0082]
需要说明的是，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本实施例对此不作限制。
[0083]
在实施例提供的电路中，晶体管均以n型晶体管为例进行说明。需要说明的是，本实施例包括但不限于此。例如，本实施例提供的电路中的一个或多个晶体管也可以采用p型晶体管，只需将选定类型的晶体管的各极参照本实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。
[0084]
在此基础上，结合图7所示的信号时序图，对图6中所示的像素电路的工作原理进行详细的举例说明。像素电路的工作原理可分为第一数据写入阶段、第一数据写入阶段、驱动阶段以及发光阶段。以下将对各个阶段进行说明。
[0085]
第一数据写入阶段，如图7所示，由于来自第一扫描端gate1的第一扫描信号输入高电平信号，因此，第三晶体管t3以及第四晶体管t4开启，使得来自第一信号端s1的第一信号vcom传输至第一电容器c1的第一极201，也就是说，第一信号vcom传输至了节点m，以及使得来自第一数据端data1的第一数据信号传输至驱动子电路的控制端g。此时，m点的初始电压vm＝vcom，g点的初始电压vg＝v
data1
。
[0086]
如图8(a)所示，第一扫描端gate1输入高电平信号，此时，第三晶体管t3、第四晶体管t4以及驱动晶体管td均处于开启状态，第六晶体管t6以及第八晶体管t8均处于截止状态。
[0087]
第二数据写入阶段，如图7所示，由于来自第二扫描端gate2的第二扫描信号输入高电平信号，因此，第六晶体管t6开启，使得来自第二数据端data2的第二数据信号传输至第一电容器c1的第一极201，也就是说，第二数据信号传输至节点m。此时，m点的电压v
m’＝v
data2
，根据电容器的电压保持特性，可以得出驱动子电路的控制端g跳变后的电压满足v
g’＝v
data1
+v
data2-vcom。
[0088]
如图8(b)所示，第二扫描端gate2输入高电平信号，此时，第六晶体管t6处于开启
状态，第三晶体管t3、第四晶体管t4、驱动晶体管td以及第八晶体管t8均处于截止状态。
[0089]
驱动阶段，驱动晶体管td根据控制端g的信号，控制流经第一端101和第二端102的用于驱动待驱动元件l发光的驱动信号。在驱动信号施加至待驱动元件l后，待驱动元件l即可发光。
[0090]
在一些实施例中，驱动待驱动元件l发光的驱动信号可以是电流，也可以是电压，本实施例对此不作限制。
[0091]
以下以驱动待驱动元件l发光的驱动信号是电流的为例进行说明，驱动待驱动元件l发光的电流为i＝k*(v
g-v
s-v
th
)2，其中，μ为电子的迁移速率，cox为单位面积栅氧化层电容，是驱动晶体管td的宽长比，vth为阈值电压。
[0092]vg’＝v
data1
+v
data2-vcom
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
公式1
[0093]
vs＝vss
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
公式2
[0094]
其中，在vcom＝0，v
data1
＝v
data2
的情况下，由上述公式1和公式2可以得出，流经待驱动元件l的电流为i＝k*(2*v
data1-vss-v
th
)2。
[0095]
本实施例中，在第一数据写入阶段，可以得出m点的初始电压vm＝vcom，g点的初始电压vg＝v
data1
，在第二数据写入阶段，可以得出m点的信号v
m’＝v
data2
，根据电容器的电压保持特性，可以得出g点跳变后的电压满足v
g’＝v
data1
+v
data2-vcom，从而得出上述流经待驱动元件l的电流公式。参照该电流公式，提供给待驱动元件l的电流与驱动晶体管td的栅极电压相关，而本实施例提供的像素电路中，在向待驱动元件l提供电流i时，驱动晶体管td的栅极电压能够由v
data
提升为2v
data
，而v
data
的幅值的大小与向显示装置提供电信号的集成电路(例如印刷电路板或可编程逻辑阵列等)的输出能力有关。因此，利用本实施例提供的像素电路，从而在使用同等输出能力的集成电路的情况下，能够向待驱动元件l提供更大的电流所需要的数据电压，实现相应亮度的显示，进而提高显示效果。
[0096]
发光阶段，如图7所示，由于来自发光控制端em的发光控制信号输入高电平信号，因此，第八晶体管t8开启，使得来自第一工作电压端vdd的电压施加至驱动子电路的第一端101，驱动子电路10根据控制端g的信号，控制流经第一端101和第二端102的驱动信号，从而将驱动信号施加至待驱动元件l，以使待驱动元件l发光。
[0097]
如图8(c)所示，发光控制端em输入高电平信号，此时，第八晶体管t8以及驱动晶体管td均处于开启状态，第三晶体管t3、第四晶体管t4以及第六晶体管t6均处于截止状态。
[0098]
在另一些实施例中，如图5所示，像素电路还包括第二复位子电路50，该第二复位子电路50被配置为响应于由第三扫描端rst提供的第三扫描信号，对待驱动元件l的第二端进行复位，以消除上一帧的信号对第二端的影响。
[0099]
具体的，如图9所示，第二复位子电路50包括第七晶体管t7，该第七晶体管t7的栅极与提供第三扫描信号的第三扫描端rst耦接，第一极与提供初始信号的初始信号端vint耦接，第二极与待驱动元件l的第二端耦接。在t7开启后，能够将由初始信号端vint提供的初始信号输入至待驱动元件l的第二端。
[0100]
在此基础上，结合图10所示的信号时序图，对图9中所示的像素电路的工作原理进行详细的举例说明。在像素电路包括第二复位子电路的情况下，该像素电路的工作原理可
以分为复位阶段、第一数据写入阶段、第二数据写入阶段、驱动阶段以及发光阶段。以下将对各个阶段进行说明。
[0101]
第二复位阶段，如图10所示，由于来自第三扫描端rst的第三扫描信号输入高电平信号，因此，第七晶体管t7开启，使得来自第三扫描端rst的第三扫描信号输入至待驱动元件l的第二端，以对该第二端进行复位，从而消除上一帧的信号对第二端的影响。
[0102]
如图11(a)所示，第三扫描端rst输入高电平信号，此时，第七晶体管t7处于开启状态，第三晶体管t3、第四晶体管t4、第六晶体管t6、驱动晶体管td以及第八晶体管t8均处于截止状态。
[0103]
第一数据写入阶段，如图10所示，由于来自第一扫描端gate1的第一扫描信号输入高电平信号，因此，第三晶体管t3以及第四晶体管t4开启。
[0104]
如图11(b)所示，第一扫描端gate1输入高电平信号，此时，第三晶体管t3、第四晶体管t4以及驱动晶体管td均处于开启状态，第六晶体管t6、第七晶体管t7以及第八晶体管t8均处于截止状态。
[0105]
第二数据写入阶段，如图10所示，由于来自第二扫描端gate2的第二扫描信号输入高电平信号，因此，第六晶体管t6开启。
[0106]
如图11(c)所示，第二扫描端gate2输入高电平信号，此时，第六晶体管t6处于开启状态，第三晶体管t3、第四晶体管t4、驱动晶体管td、第七晶体管t7以及第八晶体管t8均处于截止状态。
[0107]
对于驱动阶段的解释，具体可参见上述实施例中的解释，此处不再赘述。
[0108]
发光阶段，如图10所示，由于来自发光控制端em的发光控制信号输入高电平信号，因此，第八晶体管t8开启。
[0109]
如图11(d)所示，发光控制端em输入高电平信号，此时，第八晶体管t8以及驱动晶体管td均处于开启状态，第三晶体管t3、第四晶体管t4、第六晶体管t6以及第七晶体管t7均处于截止状态。
[0110]
在又一些实施例中，如图5所示，像素电路还包括第一复位子电路40、包括在驱动子电路10中的第一晶体管t1、第一数据写入子电路10中的第五晶体管t5，以及包括在发光控制控制电路60中的第九晶体管t9。
[0111]
其中，第一复位子电路40被配置为响应于由第三扫描端rst提供的第三扫描信号，对驱动子电路10的控制端g进行复位，以消除上一帧对该控制端g的影响。
[0112]
驱动子电路10还被配置为响应于由第一扫描端gate1提供的第一扫描信号，将驱动子电路的第一端101与驱动子电路10的控制端g导通，以向驱动子电路10的控制端g写入经补偿后的第一数据信号。
[0113]
第一数据写入子电路20与驱动子电路10的第二端102耦接，被配置为向驱动子电路10的第二端102写入第一数据信号。
[0114]
具体的，如图12所示，第一复位子电路40包括第二晶体管t2，该第二晶体管t2的栅极与提供第三扫描信号的第三扫描端rst耦接，第一极与提供初始信号的初始信号端vint耦接，第二极与驱动子电路10的控制端g耦接。在t2开启后，能够将由初始信号端vint提供的初始信号写入驱动子电路10的控制端g。
[0115]
第一晶体管t1的栅极与提供第一扫描信号的第一扫描端gate1耦接，第一极与驱
动子电路的第一端101耦接，第二极与驱动子电路的控制端g耦接。
[0116]
第五晶体管t5的栅极与提供第一扫描信号的第一扫描端gate1耦接，第一极与提供第一数据信号的第一数据端data1耦接，第二极与驱动子电路10的第二端102耦接。在t5开启后，能够将由第一数据端data1提供的第一数据信号写入驱动子电路10的第二端102。
[0117]
第九晶体管t9的栅极与提供发光控制信号的发光控制端em耦接，第一极与驱动子电路10的第二端102耦接，第二极与提供第二工作电压的第二工作电压端vss耦接。在t9开启后，能够将由第二工作电压端vss提供的第二工作电路写入驱动子电路10的第二端102。
[0118]
在此基础上，结合图13所示的信号时序图，对图12中所示的像素电路的工作原理进行详细的举例说明。在像素电路包括第一复位子电路的情况下，该像素电路的工作原理可分为复位阶段、第一数据写入阶段、第二数据写入阶段、驱动阶段以及发光阶段。以下将对各个阶段进行说明。
[0119]
复位阶段，如图13所示，由于来自第三扫描端rst的第三扫描信号输入高电平信号，因此，第二晶体管t2和第七晶体管t7开启，使得来自第三扫描端rst的第三扫描信号输入至驱动子电路10的控制端g以及发光器件l的阴极，以对该控制端g和发光器件l的阴极进行复位，从而消除上一帧的信号对控制端g和发光器件l的阴极的影响。
[0120]
如图14(a)所示，第三扫描端rst输入高电平信号，此时，第二晶体管t2以及第七晶体管t7均处于开启状态，第一晶体管t1、第三晶体管t3、第五晶体管t5、第六晶体管t6、第八晶体管t8以及第九晶体管t9均处于截止状态。
[0121]
第一数据写入阶段，如图13所示，由于来自第一扫描端gate1的第一扫描信号输入高电平信号，因此，第一晶体管t1、第三晶体管t3以及第五晶体管t5开启，使得来自第一信号端s1的第一信号传输至第一电容器c1的第一极，也就是说，第一信号vcom传输至了节点m，以及将经过补偿后的第一数据信号写入驱动子电路的控制端g。此时，m点的初始电压vm＝vcom，g点的初始电压vg＝v
data1
+v
th
。
[0122]
如图14(b)所示，第一扫描端gate1输入高电平信号，此时，第一晶体管t1、第三晶体管t3以及第五晶体管t5均处于开启状态，第二晶体管t2、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9以及驱动晶体管td均处于截止状态。
[0123]
第二数据写入阶段，如图13所示，由于来自第二扫描端gate2的第二扫描信号输入高电平信号，因此，第六晶体管t6开启。此时，m点的电压v
m’＝v
data2
，根据电容器的电压保持特性，可以得出驱动子电路的控制端g跳变后的电压满足v
g’＝v
data1
+v
data2-vcom+v
th
。
[0124]
如图14(c)所示，第二扫描端gate2输入高电平信号，此时，第六晶体管t6处于开启状态，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、驱动晶体管td、第七晶体管t7以及第八晶体管t8均处于截止状态。
[0125]
对于驱动阶段的解释，具体可参见上述实施例中的解释，此处不再赘述。
[0126]
本实施例中，驱动发光器件l发光的电流为i＝k*(v
g-v
s-v
th
)2，其中，μ为电子的迁移速率，cox为单位面积栅氧化层电容，是驱动晶体管td的宽长比，vth为阈值电压。
[0127]vg’＝v
data1
+v
data2-vcom+v
th
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
公式1
[0128]
vs＝vss
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
公式2
[0129]
其中，在vcom＝0，v
data1
＝v
data2
的情况下，由上述公式1和公式2可以得出，流经发光器件l的电流为i＝k*(2*v
data1-vss)2。
[0130]
发光阶段，如图13所示，由于来自发光控制端em的发光控制信号输入高电平信号，因此，第八晶体管t8和第九晶体管t9开启。
[0131]
如图14(d)所示，发光控制端em输入高电平信号，此时，第八晶体管t8、第九晶体管t9以及驱动晶体管td均处于开启状态，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6以及第七晶体管t7均处于截止状态。
[0132]
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。