驱动基板及其显示面板的制作方法

1.本技术涉及显示技术领域，特别是涉及一种驱动基板及其显示面板。


背景技术：

2.随着人们对显示器品味需求的与日俱增，目前无边框显示器的需求越来越高。现有技术的显示器，其包括上下左右四边的非显示区，其中左右的非显示区主要由阵列基板行驱动(gate driver on array，goa)电路占据，从而造成上下边框无法实现无边框。
3.对此，现有技术通常的办法为将当前行的goa电路放置在对应行的像素显示区内。然而，随着将goa电路放置在显示区，会使发光单元之间的行间距增大，从而降低显示器的分辨率。同时，上下边框中的其余走线放置在显示区内时，上边框和下边框最外侧的显示区会没有空间放置goa。


技术实现要素：

4.本技术主要解决的技术问题是提供一种驱动基板及其显示面板，解决现有技术中将goa电路放置在显示区内，发光单元之间的行间距增大，从而降低显示器的分辨率以及上边框和下边框最外侧的显示区没有空间放置goa的问题。
5.为了解决上述技术问题，本技术提供的第一个技术方案为：提供一种驱动基板，驱动基板用于驱动发光单元发光，驱动基板包括衬底、多条扫描线、多条数据线和扫描驱动电路，衬底具有显示区；多条扫描线和多条数据线设置于衬底上；多条扫描线和多条数据线纵横交叉限定出多个像素区域；且像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；描驱动电路设置于衬底的显示区，扫描驱动电路包括多个级联的扫描驱动单元；其中，同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。
6.其中，扫描线为m条，扫描驱动电路仅设置于第2行至第m-1行扫描线对应的像素区域中，且扫描驱动电路分别对m条扫描线输出栅极扫描信号；其中，m为大于等于4的整数。
7.其中，扫描驱动单元包括充电单元、复位单元和输出单元；输出单元位于一行或两行像素区域中，充电单元和复位单元位于另一行像素区域中；或输出单元、充电单元和复位单元分别各自位于一行像素区域中。
8.其中，扫描驱动单元包括多个薄膜晶体管，多个薄膜晶体管分散设置于两行或三行像素区域中。
9.其中，输出单元包括开关薄膜晶体管，单个开关薄膜晶体管包括多个子薄膜晶体管，多个子薄膜晶体管并联且分散设置于至少两行像素区域中。
10.其中，输出单元包括开关薄膜晶体管，开关薄膜晶体管与多条扫描线连接，使得扫描驱动单元同时输出多行栅极扫描信号。
11.其中，扫描驱动单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和电容c；第一薄膜晶体管的源极与第一薄膜晶体管的漏极连接并与上一级的栅极扫描信
号的输出端连接，第一薄膜晶体管的漏极分别与第四薄膜晶体管的源极和第二薄膜晶体管的栅极连接；第二薄膜晶体管的源极接入时钟信号，第二薄膜晶体管的漏极与至少一条扫描线连接，以输出至少一行栅极扫描信号；第三薄膜晶体管和第四薄膜晶体管的栅极连接同一条扫描线，第三薄膜晶体管的源极与第二薄膜晶体管的漏极连接相同的扫描线；第三薄膜晶体管的漏极和第四薄膜晶体管的漏极分别接入低电平信号；电容分别与第二薄膜晶体管的栅极和第二薄膜晶体管的漏极连接；其中，第一薄膜晶体管的栅极、第二薄膜晶体管的漏极和第三薄膜晶体管的栅极分别连接不同的扫描线。
12.其中，第二薄膜晶体管的漏极分别与第n行的扫描线和第n+1行的扫描线连接，以同时输出第n行的栅极扫描信号和第n+1行的栅极扫描信号；第三薄膜晶体管和第四薄膜晶体管的栅极分别与第n+2行的扫描线连接；n为大于等于1的整数，且小于m。
13.其中，还包括用于提供时钟信号的时钟信号线和用于提供低电平信号的低电平信号线，时钟信号线沿数据线的延伸方向延伸与数据线间隔设置，时钟信号线与第二薄膜晶体管的源极连接；低电平信号线沿数据线的延伸方向延伸与数据线间隔设置，低电平信号线分别与第三薄膜晶体管的漏极和第四薄膜晶体管的漏极连接。
14.为了解决上述技术问题，本技术提供的第二个技术方案为：提供一种显示面板，显示面板包括上述的驱动基板以及设置于像素区域内的发光单元。
15.本技术的有益效果：区别于现有技术，本技术提供了一种驱动基板及其显示面板，驱动基板用于驱动发光单元发光，驱动基板包括衬底、扫描线、数据线和扫描驱动电路，衬底具有显示区；多条扫描线和多条数据线设置于衬底上；且纵横交叉限定出多个像素区域；像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，且包括多个级联的扫描驱动单元；其中，同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。通过将单个扫描驱动单元分散设置于多行像素区域内，单个扫描驱动单元在每行像素区域中占据的空间减小，使得像素区域中的发光单元之间的行间距可以更小，从而提高显示面板的分辨率。
附图说明
16.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。
17.图1是本技术提供的显示面板一实施例的结构示意图；图2是本技术提供的驱动基板一实施例的结构示意图；图3是本技术提供的扫描驱动电路一实施例的级联结构示意图；图4是本技术提供的驱动基板中扫描驱动单元第一实施例的结构示意图；图5是本技术提供的驱动基板中扫描驱动单元第二实施例的结构示意图；图6是本技术提供的驱动基板中扫描驱动单元第三实施例的结构示意图；
图7是本技术提供的驱动基板中扫描驱动单元第四实施例的结构示意图；图8是本技术提供的驱动基板中扫描驱动单元第五实施例的结构示意图；图9是本技术提供的驱动基板中扫描驱动单元第六实施例的结构示意图；图10是本技术提供的驱动基板中扫描驱动单元第七实施例的结构示意图；图11是本技术提供的驱动基板另一实施例的结构示意图。
18.附图标号说明：第一基板-10、衬底-11、显示区-111、非显示区-112、扫描线-12、数据线-13、扫描驱动电路-15、扫描驱动单元-150、充电单元-151、复位单元-152、输出单元-153、第一薄膜晶体管-t1、第二薄膜晶体管-t2、第一子薄膜晶体管-t
2-1
第二子薄膜晶体管-t
2-2
、第三薄膜晶体管-t3、第四薄膜晶体管-t4、第五薄膜晶体管-t5、第六薄膜晶体管-t6、第七薄膜晶体管-t7、第八薄膜晶体管-t8、电容-c、时钟信号线-clk/clkb、低电平信号线-vss、其余走线-16、像素区域-17、第二基板-20、发光单元-30、驱动基板-40、显示面板-100。
具体实施方式
19.下面结合说明书附图，对本技术实施例的方案进行详细说明。
20.以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本技术。
21.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
22.本技术中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本技术实施例中所有方向性指示（诸如上、下、左、右、前、后
……
）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或区域的过程、方法、系统、产品或设备没有限定于已列出的步骤或区域，而是可选地还包括没有列出的步骤或区域，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或区域。
23.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
24.请参阅图1，图1是本技术提供的显示面板一实施例的结构示意图。
25.显示面板100包括第一基板10、第二基板20和发光单元30。第一基板10和第二基板20相对设置，第一基板10和第二基板20夹持位于第一基板10和第二基板20的间隔空间中的发光单元30。显示面板100还包括环氧层（图未示）、绝缘层（图未示）和封装层（图未示）等结
构，与现有技术相同或相似，此处不作过多描述。在本实施例中，发光单元30为发光二极管，发光二极管的尺寸小于等于200μm。发光二极管可以为微米发光二极管(micro-led)或小型发光二极管（mini-led），其中，mini-led的尺寸为50~200μm，micro-led的尺寸小于50μm。发光二极管还可分为普通单色发光二极管、高亮度发光二极管、超高亮度发光二极管、变色发光二极管、闪烁发光二极管、电压控制型发光二极管、红外发光二极管和负阻发光二极管等，此处不作过多限制。发光单元30也可以为其他电流驱动型发光元件。
26.第一基板10和第二基板20中的一个为驱动基板40，另一个为封装基板。在本实施例中，第一基板10为驱动基板40，第二基板20为封装基板。可以理解，第二基板20也可以省略，直接采用透明封装层将发光单元30覆盖。
27.请参阅图1和图2，图2是本技术提供的驱动基板一实施例的结构示意图。
28.本实施例中的第一基板10可以为驱动基板40，驱动基板40包括衬底11、扫描线12、数据线13、扫描驱动电路15、时钟信号线clk、低电平信号线vss和其余走线16（例如高电平信号线vdd和感测信号线等）。衬底11具有显示区111和非显示区112。衬底11的材料一般采用机械性能优良、耐热与耐化学腐蚀的无碱硼硅玻璃。多条扫描线12和多条数据线13设置于衬底11靠近第二基板20的一侧。多条扫描线12相互平行设置，多条数据线13相互平行设置。多条扫描线12和多条数据线13纵横交叉限定出多个像素区域17，像素区域17内设置有发光单元30。驱动基板40上还设置有电极焊盘（图未示），用于连接发光单元30的正极和负极。扫描驱动电路15设置于衬底11的显示区111，与扫描线12连接，用于输出栅极扫描信号。高电平信号线vdd用于提供高电平信号，低电平信号线vss用于提供低电平信号，高电平信号线vdd和低电平信号线vss均沿数据线13的延伸方向延伸且与数据线13间隔设置。时钟信号线clk用于提供时钟信号，且低电平信号线vss和时钟信号线clk的电压相位相反。时钟信号线clk沿数据线13的延伸方向延伸与数据线13间隔设置。其余走线16设置于显示区111沿数据线13的延伸方向的两端。
29.扫描线12为m条，扫描驱动电路15仅设置于第2行至第m-1行扫描线12对应的像素区域17中，且扫描驱动电路15分别对m条扫描线输出栅极扫描信号；其中，m为大于等于4的整数。其余走线16分别设置于第1行扫描线和第m行扫描线对应的像素区域17中。可选地，其余走线16可以设置于上边框最外侧的显示区111内的多行像素区域17和下边框最外侧的显示区111内的多行像素区域17。每行像素区域17中设置有其余走线16，则该行像素区域17不另外设置扫描驱动电路15。
30.在本技术的实施例中，像素区域17的行方向平行于扫描线12。也就是说，每行像素区域17内包括多个像素区域17，每行的多个像素区域17沿平行于扫描线12的方向依次设置。每个像素区域17包括至少一对发光单元30。即，一个像素区域17内可以有一个发光单元30，也可以有多个发光单元30，此处不作限制。在本实施例中，主要以一个像素区域17内包括一个发光单元30为实施例进行说明。
31.请参阅图3，图3是本技术提供的扫描驱动电路一实施例的级联结构示意图。
32.扫描驱动电路15设置于第一基板10靠近第二基板20的一侧，分别与扫描线12、时钟信号线clk和低电平信号线vss进行连接。扫描驱动电路15包括多个级联的扫描驱动单元150，每一级扫描驱动单元150的输入信号（input）是上一级扫描驱动单元150的输出信号(ouput)，每一级扫描驱动单元150的复位信号（reset）是下一级扫描驱动单元150的输出信
号。对于第一级扫描驱动单元150来说，由于没有上一级扫描驱动单元150，因此用帧起始信号（图未示）作为输入信号。对于最后一级扫描驱动单元150由于没有下一级扫描驱动单元150提供复位信号，可以额外设计一个冗余扫描驱动单元（图未示），由它给最后一行提供复位信号。
33.请参阅图4，图4是本技术提供的驱动基板中扫描驱动单元第一实施例的结构示意图。
34.每个扫描驱动单元150均包括充电单元151、复位单元152、输出单元153和至少一个电容c。充电单元151用于接收上一级扫描驱动单元150的输出信号，对电容c进行充电。复位单元152接收下一级扫描驱动单元150的输出信号，对电容c进行放电，从而对当前级扫描驱动单元150起到复位作用。输出单元153用于输出栅极扫描信号给扫描线12。充电单元151、复位单元152、输出单元153均包括薄膜晶体管。即，每个扫描驱动单元150均包括多个薄膜晶体管和至少一个电容c。
35.同一个扫描驱动单元150设置于至少两行像素区域17中，且能输出至少一行栅极扫描信号。也就是说，多个薄膜晶体管分散设置于至少两行像素区域17中，输出单元153与至少一条扫描线12连接。
36.下面以单个扫描驱动单元150包括四个薄膜晶体管和一个电容c为例进行说明。
37.扫描驱动单元150包括第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4和电容c，第一薄膜晶体管t1为充电单元151，第二薄膜晶体管t2为输出单元153，第三薄膜晶体管t3和第四薄膜晶体管t4为一个复位单元152。第一薄膜晶体管t1、第三薄膜晶体管t3和第四薄膜晶体管t4均设置于第n-1行扫描线12与第n行扫描线12之间的一行像素区域17中；第二薄膜晶体管t2设置于第n行扫描线12与第n+1行扫描线12之间的一行像素区域17中。
38.第一薄膜晶体管t1的栅极与第一薄膜晶体管t1的源极连接，并与第n-1（n为大于等于1的整数，且n小于m）行扫描线12连接，即，与上一级的栅极扫描信号输出端连接，第一薄膜晶体管t1的漏极分别与第四薄膜晶体管t4的源极和第二薄膜晶体管t2的栅极连接。第二薄膜晶体管t2的源极与时钟信号线clk连接，以接入时钟信号，第二薄膜晶体管t2的漏极与第n行扫描线12连接，以输出第n行扫描线12的栅极扫描信号。第三薄膜晶体管t3和第四薄膜晶体管t4的栅极分别连接第n+1行扫描线12，第三薄膜晶体管t3的源极连接第n行扫描线12。第三薄膜晶体管t3的漏极和第四薄膜晶体管t4的漏极分别连接低电平信号线vss。电容c分别与第二薄膜晶体管t2的栅极和第二薄膜晶体管t2的漏极连接。在本实施例中，在同一个扫描驱动单元150内，第一薄膜晶体管t1的栅极、第二薄膜晶体管t2的漏极和第三薄膜晶体管t3的栅极分别连接不同的扫描线12，第三薄膜晶体管t3和第四薄膜晶体管t4的栅极连接同一条扫描线12，第三薄膜晶体管t3的源极与第二薄膜晶体管t2的漏极连接相同的扫描线12。
39.在本实施例中，扫描驱动单元150仅输出第n行扫描线12的栅极扫描信号。第一薄膜晶体管t1、第二薄膜晶体管t2和第三薄膜晶体管t3位同一行像素区域17，即充电单元151和复位单元152位于同一行像素区域17中。第二薄膜晶体管t2位于另一行像素区域17，即，输出单元153位于另一行像素区域17中。单个扫描驱动单元150设置于两行像素区域17中，使得单个扫描驱动单元150在单行像素区域17中的占据的空间减小。第三薄膜晶体管t3和
第四薄膜晶体管t4位于同一列的像素区域17，第一薄膜晶体管t1、第二薄膜晶体管t2和第三薄膜晶体管t3位于不同列的像素区域17中。即，单个扫描驱动单元150设置于多列像素区域17中，使得单个扫描驱动单元150在单列像素区域17中的占据的空间缩小。可选地，第一薄膜晶体管t1、第二薄膜晶体管t2和第三薄膜晶体管t3也可以位于不同行的像素区域17中，第三薄膜晶体管t3和第四薄膜晶体管t4也可以位于不同列的像素区域17中。也就是说，单个扫描驱动单元150既可以位于多行像素区域17中，也可以位于多列像素区域17中，每个扫描驱动单元150中的薄膜晶体管有多种方式分散设置于不同行像素区域17中，使得相邻两行像素区域17中的发光单元30之间的距离可以更小，从而提高显示面板100的分辨率。
40.请参阅图5，图5是本技术提供的驱动基板中扫描驱动单元第二实施例的结构示意图。
41.本技术第二实施例提供的扫描驱动单元150与第一实施例提供的扫描驱动单元150的结构基本相同，区别在于，同一级扫描驱动单元150可以对与其隔至少一行设置的像素区域17对应的扫描线12输出栅极扫描信号。
42.具体地，第一薄膜晶体管t1的栅极与第一薄膜晶体管t1的源极连接，并与第n行扫描线12连接，即，与上一级的栅极扫描信号输出端连接。第二薄膜晶体管t2的漏极与第n+1行扫描线12连接，以输出第n+1行扫描线12的栅极扫描信号。第三薄膜晶体管t3和第四薄膜晶体管t4的栅极分别连接第n+2行扫描线12，第三薄膜晶体管t3的源极连接第n+1行扫描线12。扫描驱动单元150设置于第n-1行和第n行扫描线12对应的像素区域17中，对与其隔一行设置的像素区域17对应的第n+1行扫描线12输出栅极扫描信号。可选地，同一个扫描驱动单元150可以对与其隔两行或两行以上设置的像素区域17对应的扫描线12输出栅极扫描信号。由于同一级扫描驱动单元150可以对与其隔至少一行设置的像素区域17对应的扫描线12输出栅极扫描信号，使得将其余走线16设置在像素区域17中时，扫描驱动单元150可以对设置有其余走线16的像素区域17对应的扫描线12输出栅极扫描信号。非显示区112中的其余走线16放置在显示区111后，在不影响显示区111中沿数据线13延伸方向两端的扫描驱动单元150的放置的情况下，可实现显示器的上下边框为无边框设计。
43.请参阅图6，图6是本技术提供的驱动基板中扫描驱动单元第三实施例的结构示意图。
44.本技术第三实施例提供的扫描驱动单元150与第一实施例提供的扫描驱动单元150的结构基本相同，区别在于，单个扫描驱动单元150可以同时输出至少两行栅极扫描信号。
45.具体地，第二薄膜晶体管t2的漏极分别与第n行扫描线12和第n+1行扫描线12连接，以同时输出第n行扫描线12和第n+1行扫描线12的栅极扫描信号。第三薄膜晶体管t3和第四薄膜晶体管t4的栅极分别连接第n+2行扫描线12，第三薄膜晶体管t3的漏极分别连接第n行扫描线12和第n+1行扫描线12。在本实施例中，扫描驱动单元150同时输出两行栅极扫描信号，且第二薄膜晶体管t2位于第n行扫描线12和第n+1行扫描线12之间的像素区域17内，以便于与第n行扫描线12和第n+1行扫描线12电连接。可选地，第二薄膜晶体管t2的漏极可以连接两条以上的扫描线12，以同时输出多行栅极扫描信号。一个扫描驱动单元150对多行扫描线12输出栅极扫描信号，可以减少扫描驱动单元150的数量，使得两行像素区域17中的发光单元30之间的行间距可以更小，从而提高显示面板100的分辨率。
46.请参阅图7，图7是本技术提供的驱动基板中扫描驱动单元第四实施例的结构示意图。
47.本技术第四实施例提供的扫描驱动单元150与第一实施例提供的扫描驱动单元150的结构基本相同，区别在于，将单个体积较大的薄膜晶体管拆分为多个子薄膜晶体管，多个子薄膜晶体管并联且分散设置于至少两行像素区域17中。
48.具体地，将第二薄膜晶体管t2拆分为两个子薄膜晶体管。两个子薄膜晶体管并联。两个子薄膜晶体管分别为第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
。第一薄膜晶体管t1、第三薄膜晶体管t3和第四薄膜晶体管t4均设置于第n-1行扫描线12与第n行扫描线12之间的一行像素区域17中；第一子薄膜晶体管t
2-1
设置于第n行扫描线12与第n+1行扫描线12之间的一行像素区域17中；第二子薄膜晶体管t
2-2
设置于第n+1行扫描线12与第n+2行扫描线12之间的一行像素区域17中。第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的漏极分别与第n行扫描线12连接，还分别与电容c的一端连接，以输出第n行扫描线12的栅极扫描信号。第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的栅极分别连接第一薄膜晶体管t1的漏极，还分别与电容c的另一端连接。第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的源极分别连接时钟信号线clk。第三薄膜晶体管t3和第四薄膜晶体管t4的栅极分别连接第n+1行扫描线12，第三薄膜晶体管t3的源极连接第n行扫描线12。第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
位于不同行的像素区域17内并位于同一列的像素区域17内。可选地，子薄膜晶体管可以位于相同行的像素区域17内，也可以位于不同列的像素区域17内，根据实际需求设计，此处不作过多限制。第二薄膜晶体管t2是输出单元153中的开关薄膜晶体管，单个开关薄膜晶体管的体积大于充电单元151和复位单元152中的单个薄膜晶体管的体积。对开关薄膜晶体管进行拆分可以更大程度地减小单个薄膜晶体管在一行像素区域17内所占据的空间。可选地，也可以对充电单元151和复位单元152中的单个薄膜晶体管进行拆分，此处不作限制，根据实际需求进行设计。将单个薄膜晶体管进行拆分，使得单个薄膜晶体管可以设置于多行像素区域17中，使得像素区域17中的发光单元30之间的行间距可以更小，从而提高显示面板100的分辨率。
49.请参阅图8，图8是本技术提供的驱动基板中扫描驱动单元第五实施例的结构示意图。
50.本技术第五实施例提供的扫描驱动单元150与第四实施例提供的扫描驱动单元150的结构基本相同，区别在于，第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的漏极连接的扫描线12不一样。
51.具体地，第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的体积相同，第三薄膜晶体管t3和第四薄膜晶体管t4的栅极分别连接第n+2行扫描线12，第三薄膜晶体管t3的源极连接第n行扫描线12，且与电容c的一端连接。第一子薄膜晶体管t
2-1
的漏极连接第n行扫描线12，第二子薄膜晶体管t
2-2
的漏极连接第n+1行扫描线12。电容c的一端分别连接第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的栅极，电容c的另一端仅连接第一子薄膜晶体管t
2-1
的漏极。在本实施例中，第一子薄膜晶体管t
2-1
对第n行扫描线12输出栅极扫描信号，第二子薄膜晶体管t
2-2
对第n+1行扫描线12输出栅极扫描信号。可选地，电容c的一端分别连接第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的栅极，电容c的另一端仅连接第一子薄膜晶体管t
2-1
的漏极。第二子薄膜晶体管t
2-2
的漏极与第一子薄膜晶体管t
2-1
的漏极连接，并与第n行
扫描线12，第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
共同对第n行扫描线12输出栅极扫描信号。由于单个扫描驱动单元150中的单个薄膜晶体管可以同时输出两行栅极扫描信号，使得本实施例相比于第四实施例，还可以减少扫描驱动单元150的数量，使得两行像素区域17中的发光单元30之间的行间距可以更小，进而可以更大程度上提高显示面板100的分辨率。
52.可以理解，第一子薄膜晶体管t
2-1
和第二子薄膜晶体管t
2-2
的体积可以不同，第一子薄膜晶体管t
2-1
的体积大于第二子薄膜晶体管t
2-2
的体积；第一子薄膜晶体管t
2-1
控制第n行像素充电至预设值，第二子薄膜晶体管t
2-2
控制第n+1行像素预充电，预充电的栅极电压可以低一点，这样可以省电。在对上一行像素充电时，同时对下一行像素进行预充电，这样在对下一行像素充电时，可以充电更快，充电效果也更好。
53.请参阅图9，图9是本技术提供的驱动基板中扫描驱动单元第六实施例的结构示意图。
54.本技术第六实施例提供的扫描驱动单元150与第一实施例提供的扫描驱动单元150的区别在于，包括的薄膜晶体管个数不一样。
55.具体地，扫描驱动单元150包括六个薄膜晶体管和一个电容c。六个薄膜晶体管分别为第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5和第六薄膜晶体管t6。第一薄膜晶体管t1为充电单元151，第二薄膜晶体管t2为输出单元153、第三薄膜晶体管t3和第四薄膜晶体管t4为一个复位单元152，第五薄膜晶体管t5和第六薄膜晶体管t6为一个复位单元152，相比于包括四个薄膜晶体管和一个电容c的扫描驱动单元150，本实施例中扫描驱动单元150的复位单元152由一个增加到两个，同时还增加了一条时钟信号线clkb，时钟信号线clk和时钟信号线clkb的电压相位相反。时钟信号线clk和时钟信号线clkb相互垂直设置，时钟信号线clk与低电平信号线vss平行。第一薄膜晶体管t1的栅极和源极连接并与第n-1行扫描线12连接，第一薄膜晶体管t1的漏极分别与第二薄膜晶体管t2和第六薄膜晶体管t6的栅极连接，还与第四薄膜晶体管t4的源极连接。第二薄膜晶体管t2的源极与时钟信号线clk连接，第二薄膜晶体管t2的漏极与第n行扫描线12连接，以输出第n行扫描线12的栅极扫描信号。第三薄膜晶体管t3的栅极分别与第五薄膜晶体管t5的漏极和第六薄膜晶体管t6的源极连接，第三薄膜晶体管t3的漏极与低电平信号线vss连接，第三薄膜晶体管t3的源极与第n行扫描线12连接。第四薄膜晶体管t4的栅极分别与第五薄膜晶体管t5的漏极和第六薄膜晶体管t6的源极连接，第四薄膜晶体管t4的漏极与低电平信号线vss连接。第五薄膜晶体管t5和第六薄膜晶体管t6串联，第五薄膜晶体管t5的源极和栅极连接，并连接时钟信号线clkb。第六薄膜晶体管t6的漏极与低电平信号线vss连接。电容c的两端分别连接第二薄膜晶体管t2的栅极和漏极。在本实施例中，第一薄膜晶体管t1和第二薄膜晶体管t2位于第n-1行的像素区域17，第五薄膜晶体管t5位于第n行的像素区域17，第三薄膜晶体管t3、第四薄膜晶体管t4和第六薄膜晶体管t6位于第n+1行的像素区域17。扫描驱动单元150是设置于三行不同的像素区域17中。即，充电单元151和输出单元153位于一行像素区域17中，复位单元152分别与充电单元151和输出单元153位于不同行的像素区域17中。可选地，复位单元152、充电单元151和输出单元153可以各自位于不同行的像素区域17中。本技术的技术方案，不仅适用于最简单的扫描驱动单元150，例如第一实施例中的扫描驱动单元150，还适用于薄膜晶体管更多、结构更复杂的扫描驱动单元150。
56.请参阅图10，图10是本技术提供的驱动基板中扫描驱动单元第七实施例的结构示意图。
57.本技术第七实施例提供的扫描驱动单元150与第一实施例提供的扫描驱动单元150的区别在于，包括的薄膜晶体管个数不一样。
58.本实施例中，扫描驱动单元150包括八个薄膜晶体管和一个电容c。八个薄膜晶体管分别为第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6、第七薄膜晶体管t7和第八薄膜晶体管t8。第一薄膜晶体管t1为充电单元151，第二薄膜晶体管t2为输出单元153、第三薄膜晶体管t3和第七薄膜晶体管t7为一个复位单元152，第五薄膜晶体管t5和第六薄膜晶体管t6为一个复位单元152，第八薄膜晶体管t8和第四薄膜晶体管t4为一个复位单元152。相比于包括四个薄膜晶体管和一个电容c的扫描驱动单元150，本实施例中扫描驱动单元150的复位单元152由一个增加到三个，同时还增加了一条时钟信号线clkb，时钟信号线clk和时钟信号线clkb的电压相位相反，且时钟信号线clk、时钟信号线clkb和低电平信号线vss分别平行于扫描线12设置。第一薄膜晶体管t1的栅极和源极连接并与第n-1行扫描线12连接，第一薄膜晶体管t1的漏极分别与第三薄膜晶体管t3和第七薄膜晶体管t7的源极连接，第一薄膜晶体管t1的漏极还与第二薄膜晶体管t2和第六薄膜晶体管t6的栅极连接。第二薄膜晶体管t2的源极与时钟信号线clk连接，第二薄膜晶体管t2的漏极与第n行扫描线12连接，以输出第n行扫描线12的扫描栅极信号。第三薄膜晶体管t3和第七薄膜晶体管t7并联，第三薄膜晶体管t3的栅极分别与第八薄膜晶体管t8的栅极和第六薄膜晶体管t6的源极连接，第三薄膜晶体管t3的漏极与第七薄膜晶体管t7的漏极连接，并与第n+1行扫描线12连接，第三薄膜晶体管t3的源极与第七薄膜晶体管t7的源极连接。第五薄膜晶体管t5和第六薄膜晶体管t6串联，第五薄膜晶体管t5的源极和栅极连接，并连接时钟信号线clkb，第五薄膜晶体管t5的漏极与第六薄膜晶体管t6的源极连接。第六薄膜晶体管t6的栅极与第二薄膜晶体管t2的栅极连接，第六薄膜晶体管t6的漏极与低电平信号线vss连接，第六薄膜晶体管t6的源极与第三薄膜晶体管t3和第八薄膜晶体管t8的栅极连接。第八薄膜晶体管t8和第四薄膜晶体管t4并联，第八薄膜晶体管t8和第四薄膜晶体管t4的源极连接并与第n行扫描线12连接，第八薄膜晶体管t8和第四薄膜晶体管t4的漏极连接并与低电平信号线vss连接。第四薄膜晶体管t4的栅极与第n+1行扫描线12连接。电容c的两端分别连接第二薄膜晶体管t2的栅极和漏极。在本实施例中，第一薄膜晶体管t1、第二薄膜晶体管t2和第五薄膜晶体管t5位于第n-1行像素区域17，第三薄膜晶体管t3、第四薄膜晶体管t4、第六薄膜晶体管t6、第七薄膜晶体管t7和第八薄膜晶体管t8位于第n行像素区域17。扫描驱动单元150是设置于两行不同的像素区域17中。本实施例中的扫描驱动单元150比第六实施例中的扫描驱动单元150中的薄膜晶体管多，但占据的像素区域17的行数更少。可以理解，本技术的技术方案，不仅适用于最简单的扫描驱动单元150，例如第一实施例中的扫描驱动单元150，还适用于薄膜晶体管更多、结构更复杂的扫描驱动单元150，且扫描驱动单元150所占据的像素区域17的行数也不一定会随着扫描驱动单元150中的薄膜晶体管的个数增多而增加。
59.请参阅图4和图11，图11是本技术提供的驱动基板另一实施例的结构示意图。
60.本技术图11提供的驱动基板40与图2提供的扫描驱动基板40的结构基本相同，区别在于，同一行扫描线12可以分为多段进行驱动，每段扫描线12也可以由一个或者两个扫
描驱动单元150驱动。
61.具体地，将所有扫描线12沿着扫描线12的延伸方向分为两部分，每行扫描线12的分段位置一样，每部分扫描线12中的每行像素区域17内设置一个扫描驱动单元150，扫描驱动单元150分散在两行像素区域17中，且所有发光单元30的行间距相同，列间距也相同。每部分扫描线12中包括一条时钟信号线clk和一条低电平信号线vss。可选地，每行扫描线12的分段位置可以不一样，每行扫描线12的分段数也可以不一样，每段扫描线12的扫描驱动单元150个数也可以不一样。此处不作过多限制，根据实际情况进行设计。通过将扫描线12分为多段，并分别对每段扫描线12单独输出栅极扫描信号，从而降低了扫描线12的驱动负载。
62.本技术提供了一种驱动基板，驱动基板用于驱动发光单元发光，驱动基板包括衬底、扫描线、数据线和扫描驱动电路，衬底具有显示区；多条扫描线和多条数据线设置于衬底上；且纵横交叉限定出多个像素区域；像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，且包括多个级联的扫描驱动单元；其中，同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。通过将单个扫描驱动单元分散设置于多行像素区域内，单个扫描驱动单元在每行像素区域中占据的空间减小，使得像素区域中的发光单元之间的行间距可以更小，从而提高显示面板的分辨率。
63.以上仅为本技术的实施方式，并非因此限制本技术的专利保护范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。