显示面板的驱动方法、显示装置与流程

显示面板的驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种显示面板的驱动方法、显示装置。


背景技术：

2.随着显示技术的不断发展，用户对显示装置各方面性能的要求也越来越高。但目前，由于上下电时序设计不合理而导致显示装置出现上下电闪屏的情况时有发生，该闪屏现象虽然时间短暂但仍会被用户可见，因而较大的影响了到用户的使用体验。


技术实现要素：

3.有鉴于此，本发明实施例提供了一种显示面板的驱动方法、显示装置，用以有效改善显示装置在上下电过程中的闪屏现象。
4.一方面，本发明实施例提供了一种显示面板的驱动方法，所述显示面板包括像素电路，所述像素电路包括驱动晶体管和数据写入晶体管，其中，所述数据写入晶体管的栅极与第一扫描信号线电连接，所述数据写入晶体管的第一极与数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管电连接，所述第一扫描信号线用于向所述数据写入晶体管的栅极提供第一使能电压和第一非使能电压；
5.所述显示面板的驱动过程包括第一阶段和显示阶段，所述第一阶段位于所述显示阶段之前和/或之后；
6.所述驱动方法包括：在所述第一阶段的至少部分时间段内，显示驱动芯片向所述数据线提供小于所述第一非使能电压的电压。
7.另一方面，本发明实施例提供了一种显示装置，包括：
8.显示面板，包括像素电路，所述像素电路包括驱动晶体管和数据写入晶体管，其中，所述数据写入晶体管的栅极与第一扫描信号线电连接，所述数据写入晶体管的第一极与数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管电连接，所述第一扫描信号线用于向所述数据写入晶体管的栅极提供第一使能电压和第一非使能电压；
9.显示驱动芯片，与所述数据线电连接，用于在第一阶段向所述数据线提供小于所述第一非使能电压的电压，在显示阶段向数据线提供数据电压，所述第一阶段位于所述显示阶段之前和/或之后
10.上述技术方案中的一个技术方案具有如下有益效果：
11.发明人在研究过程中发现，数据线向发光元件漏电是导致上下电闪屏的主要因素之一。在第一阶段，也就是在上下电阶段，第一扫描信号线对第1行至最后1行像素电路进行正常的逐行刷新，当像素电路未被第一扫描信号线刷新时，像素电路中数据写入晶体管的栅极接收第一非使能电压，本发明实施例通过在第一阶段的至少部分时间段内向数据线提供小于第一非使能电压的电压，可以使数据写入晶体管的栅源电压vgs1(vgs1＝v
gh-v
data
)是大于0的，从而使得该栅源电压vgs1远大于数据写入晶体管的阈值电压，此时可控制数据写入晶体管处于完全截止的状态，有效切断数据线与发光元件之间的连接通路，避免数据
线上的电压向发光元件漏电。由于在一帧时间内像素电路未被第一扫描信号线刷新的时间远大于被第一扫描信号线刷新的时间，因此，本发明实施例可以有效避免发光元件在上下电过程中异常发光，进而有效改善上下电过程中的闪屏现象。
【附图说明】
12.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
13.图1为本发明实施例所提供的显示装置的一种结构示意图；
14.图2为本发明实施例所提供的像素电路的一种结构示意图；
15.图3为本发明实施例所提供的像素电路对应的一种时序图；
16.图4为本发明实施例提供的显示面板在第一阶段和显示阶段的一种时序图；
17.图5为本发明实施例提供的显示面板在第一阶段和显示阶段的另一种时序图；
18.图6为本发明实施例提供的显示面板在第一阶段和显示阶段的再一种时序图；
19.图7为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
20.图8为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
21.图9为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
22.图10为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
23.图11为本发明实施例所提供的第一发射移位电路的一种电路结构示意图；
24.图12为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
25.图13为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
26.图14为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
27.图15为本发明实施例所提供的显示装置的另一种结构示意图；
28.图16为本发明实施例所提供的像素电路的另一种结构示意图；
29.图17为本发明实施例所提供的像素电路对应的另一种时序图；
30.图18为本发明实施例提供的显示面板在第一阶段和显示阶段的又一种时序图；
31.图19为本发明实施例所提供的像素电路的再一种结构示意图；
32.图20为本发明实施例所提供的像素电路对应的再一种时序图。
【具体实施方式】
33.为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
34.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
35.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
36.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示
可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
37.本发明实施例提供了一种显示面板的驱动方法，该驱动方法可以应用在图1所示的显示装置中。
38.如图1所示，图1为本发明实施例所提供的显示装置的一种结构示意图，显示装置包括显示面板100和显示驱动芯片200，其中，显示面板100包括电连接的像素电路1和发光元件2。
39.如图2和图3所示，图2为本发明实施例所提供的像素电路1的一种结构示意图，图3为本发明实施例所提供的像素电路1对应的一种时序图，像素电路1包括驱动晶体管m0和数据写入晶体管m1，其中，数据写入晶体管m1的栅极与第一扫描信号线scan1电连接，数据写入晶体管m1的第一极与数据线data电连接，数据写入晶体管m1的第二极与驱动晶体管m0电连接，具体可以与驱动晶体管m0的第一极电连接。
40.其中，第一扫描信号线scan1用于向数据写入晶体管m1的栅极提供第一使能电压v
gl
和第一非使能电压v
gh
。当第一扫描信号线scan1提供第一使能电压时，数据写入晶体管m1导通，将数据线data上的数据电压v
data
写入驱动晶体管m0的第一极，当第一扫描信号线scan1提供第一非使能电压时，数据写入晶体管m1截止，数据电压v
data
无法写入驱动晶体管m0。
41.如图4所示，图4为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的一种时序图，显示面板100的驱动过程包括第一阶段t1和显示阶段t2，第一阶段t1位于显示阶段t2之前和/或之后。本发明实施例以显示面板100的驱动过程包括两个第一阶段t1为例进行示意，其中一个第一阶段t1位于显示阶段t2之前，该第一阶段t1为显示面板100进入正常显示之前的上电阶段，例如可以为开机阶段/唤醒阶段，另一个第一阶段t1位于显示阶段t2之后，该第一阶段t1为显示面板100结束正常显示之后的下电阶段，例如可以为关机阶段/睡眠阶段。
42.基于此，结合图1～图3，本发明实施例所提供的驱动方法包括：在第一阶段t1的至少部分时间段内，显示驱动芯片200向数据线data提供小于第一非使能电压v
gh
的电压。
43.在像素电路1中，驱动晶体管m0和数据写入晶体管m1均为p型晶体管，p型晶体管的阈值电压小于0，例如阈值电压可以在-1v～-2v之间。
44.发明人在研究过程中发现，数据线data向发光元件2漏电是导致上下电闪屏的主要因素之一。在第一阶段t1，第一扫描信号线scan1对第1行至最后1行像素电路1进行正常的逐行刷新，当像素电路1未被第一扫描信号线scan1刷新时，像素电路1中数据写入晶体管m1的栅极接收第一非使能电压v
gh
，本发明实施例通过在第一阶段t1的至少部分时间段内向数据线data提供小于第一非使能电压v
gh
的电压，可以使数据写入晶体管m1的栅源电压vgs1(vgs1＝v
gh-v
data
)是大于0的，从而使该栅源电压vgs1远大于数据写入晶体管m1的阈值电压，此时可控制数据写入晶体管m1处于完全截止的状态，有效切断数据线data与发光元件2之间的连接通路，避免数据线data上的电压向发光元件2漏电。由于在一帧时间内像素电路1未被第一扫描信号线scan1刷新的时间远大于被第一扫描信号线scan1刷新的时间，因此，本发明实施例可以有效避免发光元件2在上下电过程中异常发光，进而有效改善上下电过程中的闪屏现象。
45.此外，还需要说明的是，再次参见图2，像素电路1还包括第二发光控制晶体管m2，第二发光控制晶体管m2也为p型晶体管。第二发光控制晶体管m2的栅极与发光控制信号线emit电连接，第二发光控制晶体管m2的第一极与驱动晶体管m0电连接，具体与驱动晶体管m0的第二极电连接，第二发光控制晶体管m2的第二极与发光元件2电连接。结合图3，发光控制信号线emit用于向第二发光控制晶体管m2的栅极提供发光使能电压v
gl
′
和发光非使能电压v
gh
′
，其中，发光使能电压v
gl
′
可以与第一使能电压v
gl
相等，发光非使能电压v
gh
′
可以与第一非使能电压v
gh
相等。
46.当发光控制信号线emit提供发光使能电压v
gl
′
时，第二发光控制晶体管m2导通，驱动电流流至发光元件2，控制发光元件2发光，当发光控制信号线emit提供发光非使能电压v
gh
′
时，第二发光控制晶体管m2截止，驱动电流无法流至发光元件2，导致发光元件2不发光。
47.在第一阶段t1，当发光控制信号线emit向像素电路1中提供发光非使能电压v
gh
′
时，如若第二发光控制晶体管m2的第一极的电位过高，会导致第二发光控制晶体管m2出现关态不佳的情况，此时也仍可能导致发光元件2异常发光。本发明实施例通过在第一阶段t1向数据线data提供小于第一非使能电压v
gh
的电压，当数据写入晶体管m1被第一扫描信号线scan1刷新，数据写入晶体管m1的栅极接收第一使能电压v
gl
使数据写入晶体管m1导通时，数据线data上所传输的电压会传输至的第二发光控制晶体管m2的第一极，使第二发光控制晶体管m2的第一极接收到一个小于发光非使能电压v
gh
′
(第一非使能电压v
gh
)的电压，此时，第二发光控制晶体管m2的栅源电压vgs2(vgs2＝v
gh
′‑vdata
)大于0，远大于第二发光控制晶体管m2的阈值电压，从而进一步提高了第二发光控制晶体管m2的关态可靠性，避免漏流流至发光元件2，更大程度地避免了发光元件2异常发光。
48.而为更大程度地改善上下电过程中的闪屏现象，在本发明实施例中，在整个第一阶段t1，显示驱动芯片200向数据线data均提供小于第一非使能电压v
gh
的电压。
49.在一种可行的实施方式中，再次参见图1和图2，显示装置还包括电源驱动芯片300。像素电路1还包括第一发光控制晶体管m3，第一发光控制晶体管m3为p型晶体管。第一发光控制晶体管m3的栅极与发光控制信号线emit电连接，第一发光控制晶体管m3的第一极与电源信号线pvdd电连接，第一发光控制晶体管m3的第二极与驱动晶体管m0电连接，具体可与驱动晶体管m0的第一极电连接。发光控制信号线emit用于向第一发光控制晶体管m3的栅极提供发光使能电压v
gl
′
和发光非使能电压v
gh
′
，其中，发光使能电压v
gl
′
可以与第一使能电压v
gl
相等，发光非使能电压v
gh
′
可以与第一非使能电压v
gh
相等。
50.当发光控制信号线emit提供发光使能电压v
gl
′
时，第一发光控制晶体管m3导通，将电源信号线pvdd提供的电源信号写入驱动晶体管m0的第一极，当发光控制信号线emit提供发光非使能电压v
gh
′
时，第一发光控制晶体管m3截止，电源信号无法写入驱动晶体管m0的第一极。
51.基于此，再次参见图4，第一阶段t1包括非供电时段t1和供电时段t2，供电时段t2位于非供电时段t1与显示阶段t2之间。驱动方法还包括：在非供电时段t1，电源驱动芯片300不向电源信号线pvdd提供电源电压，在供电时段t2，电源驱动芯片300向电源信号线pvdd提供电源电压v
pvdd
。
52.以第一阶段t1为上电阶段为例，显示面板100上电时，显示面板100首先进入非供电时段t1，如果在非供电时段t1内出现闪屏现象，由于非供电时段t1与后续的显示阶段t2
之间间隔一定时长，因此该闪屏现象更易被人眼察觉。例如：当显示面板在熄灭时为了降低功耗，基本所有的信号都属于浮空状态。尤其是数据线。所以在息屏的时候可能会积累到一些电荷，导致每条数据线的电位各不相同。如果一开始就进入供电阶段t2，电源信号线pvdd提供相应的电位时，面板就具备发光的基本条件了。数据线上积累的电荷会使得闪屏的概率会大大增加。而先进入非供电阶段t1则可以降低闪屏风险。因此，通过使电源驱动芯片300在非供电时段t1不向电源信号线pvdd供电，像素电路1中无法接收电源电压v
pvdd
，因而可以更大程度的避免发光元件2在非供电时段t1异常发光。
53.此外，需要说明的是，由于本发明实施例可以在数据写入晶体管m1未被刷新时控制数据写入晶体管m1截止，在数据写入晶体管m1被刷新时控制第二发光控制晶体管m1截止，以切断数据写入晶体管m1与发光元件2之间的连接通路，因而即使电源驱动芯片300在供电时段t2内向电源信号线pvdd正常供电，也仍能避免供电时段t2出现发光元件2异常发光的情况。
54.在一种可行的实施方式中，如图5所示，图5为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的另一种时序图，在第一阶段t1，显示驱动芯片200向数据线data提供电压的过程包括：在供电时段t2，显示驱动芯片200向数据线data提供黑态电压v
gmp
。需要说明的是，该黑态电压v
gmp
是小于第一非使能电压v
gh
的，该黑态电压具体可以为0灰阶的电压。
55.本发明实施例通过在供电时段t2内向数据线data提供黑态电压v
gmp
，即使数据写入晶体管m1被第一扫描信号线scan1刷新将该黑态电压v
gmp
写入驱动晶体管m0，发光元件2也仅会在黑态电压v
gmp
的作用下呈现黑态，不会发亮。
56.在一种可行的实施方式中，再次参见图5，在第一阶段t1，显示驱动芯片200向数据线data提供电压的过程还包括：在非供电时段t1，显示驱动芯片200向数据线data提供恒定电压v1，该恒定电压v1小于第一非使能电压v
gh
，从而在对数据写入晶体管m1的工作状态进行有效控制的同时，还能减小数据线data上电压的跳变，进而减小功耗。
57.进一步地，恒定电压v1与第一非使能电压v
gh
之间的压差为
△
v，为更大程度地保证数据写入晶体管m1的栅源电压vgs1大于数据写入晶体管m1的阈值电压，可以使
△
v≥1v。
58.在一种可行的实施方式中，结合图5，如图6所示，图6为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的再一种时序图，在第一阶段t1，显示驱动芯片200向数据线data提供电压的过程还包括：在非供电时段t1，显示驱动芯片200向数据线data提供小于或等于黑态电压v
gmp
的电压。
59.在非供电时段t1，向数据线data提供小于或等于黑态电压v
gmp
的电压，可以避免该时段内数据电压过高，在一定程度上节省功耗。尤其地，参见图6，当恒定电压v1等于黑态电压v
gmp
时，也就是显示驱动芯片200在供电时段t2和非供电时段t1均向数据线data提供黑态电压v
gmp
，数据线data在整个第一阶段t1内均无电压跳变，功耗更低。
60.在一种可行的实施方式中，如图7所示，图7为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，非供电时段t1包括x个子时段t11，在子时段t11_i向数据线data提供的电压小于在子时段t11_i+1向数据线data提供的电压，x为大于或等于2的正整数，1≤i≤x-1。为清楚示意，图6中将第i个子时段用附图标记t11_i表示。
61.在该种设置方式中，在非供电时段t1的x个子时段t11内，显示驱动芯片200向数据
线data所提供的电压逐渐提高，直至在第x个子时段t11_x将其提高至与黑态电压v
gmp
相近或是等于黑态电压v
gmp
，此时可以防止由非供电时段t1进入供电时段t2时，数据线data上的电压跳变幅度过大对屏幕造成冲击。
62.进一步地，子时段t11的时长为t0，其中，k为大于或等于1的正整数，f1为第一扫描信号线scan1在显示阶段t2所输出的第一扫描信号的频率。其中，为一帧时间。
63.如此设置，每个子时段t11的时长为一帧时间的整数倍，从而在一帧时间内，第一扫描信号线scan1对第1行子像素电路1～最后1行像素电路1进行一轮刷新时，第1行子像素电路1～最后1行像素电路1所写入的数据电压v
data
都只对应一个子时段t11内向数据线data提供的某个恒定的数据电压v
data
，即多行像素电路1写入的数据电压v
data
是相同的，因而在一帧时间内，数据电压v
data
对多行像素电路1中数据写入晶体管m1的调控程度相同，提高了同一帧时间内对不同像素电路1的调控均一性。
64.进一步地，在第1个子时段t11_1向数据线data提供的电压小于2.5v，或者，在第1个子时段t11_1向数据线data提供接地电压。
65.在上述设置方式中，通过在第1个子时段t11_1向数据线data提供一个小于2.5v的电压或者是直接提供接地电压，可以使第1个子时段t11_1向数据线data的所提供的电压较小，即，使第1个子时段t11_1向数据线data的所提供的电压与黑态电压v
gmp
之间具有较大压差。如果非供电时段t1包括较多数量的子时段t11，后续的其它子时段t11对数据电压v
data
进行逐步提升时，电压的提升空间较大，从而使得对后续其它子时段t11对应的数据电压v
data
的设计更加灵活。
66.在一种可行的实施方式中，显示面板100具有至少两种显示模式，例如，显示面板100具有常规(normal)模式、常显(always on display，aod)模式和高亮(high brightness mode，hbm)模式。当显示面板100在显示阶段t2执行常显模式时，显示面板100通常仅显示部分内容，例如仅显示时间信息等，因而在该显示模式下显示面板100通常以较低亮度显示，而当显示面板100在显示阶段t2执行高亮模式时，为优化显示性能，显示面板100则通常以较高亮度进行显示。
67.由于不同显示模式对应的亮度等级不同，因此，当显示面板100在显示阶段t2内执行不同的显示模式时，不同显示模式所对应的黑态电压v
gmp
、电源电压v
pvdd
和第一非使能电压v
gh
也可以是不同的。例如，相较于常规模式，高亮模式下的亮度等级更高，因此显示面板100在显示阶段t2执行高亮模式时，其对应的黑态电压v
gmp
更大。
68.如图8所示，图8为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，显示面板100在显示阶段t2执行不同的显示模式时，第一阶段t1对应的第一非使能电压v
gh
相等、电源电压v
pvdd
相等、黑态电压v
gmp
也相等。
69.以第一阶段t1为上电阶段为例，无论显示面板100在上电结束进入显示阶段t2后执行何种显示模式，在第一阶段t1内，在设定向数据线data提供的数据电压v
data
时，该数据电压v
data
都是基于同一个第一非使能电压v
gh
进行设定的，例如，该第一非使能电压v
gh
为显示面板100在显示阶段t2内执行常规模式时所对应的第一非使能电压v
gh1
。电源驱动芯片
300向电源信号线pvdd所提供的电压也都是同一个电源电压v
pvdd
，例如，该电源电压v
pvdd
为显示面板100在显示阶段t2内执行常规模式时所对应的电源电压v
pvdd1
。显示驱动芯片200在供电时段t2向数据线data提供的黑态电压v
gmp
也是同一个电压，例如，该黑态电压v
gmp
为显示面板100在显示阶段t2内执行常规模式时所对应的黑态电压v
gmp1
。
70.如此设置，无论显示面板100在显示阶段t2内执行何种显示模式，在第一阶段t1同一类型的电压都遵循同一个电压设定，对第一阶段t1中各电压的设定更加简单。
71.或者，在另一种可行的实施方式中，显示面板100在显示阶段t2执行不同的显示模式时，也可以针对第一阶段t1内同一类型的电压进行不同的电压设定。
72.第一阶段t1位于显示阶段t2之前，显示面板100在第一阶段t1结束后所执行的显示模式为第一显示模式，或者，第一阶段t1位于显示阶段t2之后，显示面板100在进入第一阶段t1之前所执行的显示模式为第一显示模式。
73.需要说明的是，在显示阶段t2内，显示面板100是可以根据用户的使用需求对其执行的显示模式进行切换的。上述第一显示模式是指显示面板100刚开始进入显示阶段t2时，显示面板100最开始需要执行的显示模式，或者是显示面板100即将结束显示阶段t2时，显示面板100最后所执行的显示模式。例如，以第一阶段t1为上电阶段为例，显示面板100上电结束开始进行正常的画面显示时，显示面板100在显示阶段t2最开始执行常规模式，一段时间之后切换为高亮模式，此时，第一显示模式指的是常规模式。
74.如图9所示，图9为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，当第一显示模式为常规模式时，第一阶段t1对应的第一非使能电压为v
gh1
、电源电压为v
pvdd1
、黑态电压为v
gmp1
。该第一非使能电压v
gh1
、电源电压v
pvdd1
和黑态电压v
gmp1
分别为显示面板100在显示阶段t2执行常规模式时所对应的第一非使能电压、电源电压和黑态电压。
75.当第一显示模式为高亮模式时，第一阶段t1对应的第一非使能电压为v
gh2
、电源电压为v
pvdd2
、黑态电压为v
gmp2
。该第一非使能电压为v
gh2
、电源电压为v
pvdd2
、黑态电压为v
gmp2
分别为显示面板100在显示阶段t2执行高亮模式时所对应的第一非使能电压、电源电压和黑态电压。由于高亮模式优先考虑性能需求，因此，相较于常规模式，在高亮模式下的第一非使能电压、电源电压和黑态电压可以均进行向上调整。参见图9，当第一显示模式为高亮模式时，第一阶段t1对应的第一非使能电压v
gh2
、电源电压v
pvdd2
和黑态电压v
gmp2
满足：v
gh2
＞v
gh1
，v
pvdd2
＞v
pvdd1
，v
gmp2
＞v
gmp1
，v
gh2-v
gh1
≥v
gmp2-v
gmp1
≥v
pvdd2-v
pvdd1
。
76.当第一显示模式为常显模式时，第一阶段t1对应的第一非使能电压为v
gh3
、电源电压为v
pvdd3
、黑态电压为v
gmp3
。该第一非使能电压v
gh3
、电源电压v
pvdd3
、黑态电压v
gmp3
分别为显示面板100在显示阶段t2执行常显模式时所对应的第一非使能电压、电源电压和黑态电压。由于常显模式对应的亮度等级没有高亮模式对应的亮度等级高，为节省功耗，相较于高亮模式，常显模式下各电压的向上调整程度可以小一些，此时，再次参见图9，当第一显示模式为常显模式时，第一阶段t1对应的第一非使能电压v
gh3
、电源电压v
pvdd3
和黑态电压v
gmp3
满足：其中，v
gh1
＜v
gh3
＜v
gh2
，v
pvdd1
＜v
pvdd3
＜v
pvdd2
，v
gmp1
＜v
gmp3
＜v
gmp2
，且v
gh3-v
gh1
≥v
gmp3-v
gmp1
≥v
pvdd3-v
pvdd1
。
77.或者，为更大程度的降低功耗，如图10所示，图10为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，当第一显示模式为常显模式时，第一阶段
t1对应的第一非使能电压v
gh3
、电源电压v
pvdd3
和黑态电压v
gmp3
也可以满足：v
gh3
＜v
gh1
，v
pvdd3
＜v
pvdd1
，v
gmp3
＜v
gmp1
，且v
gh1-v
gh3
≤v
gmp1-v
gmp3
≤v
pvdd1-v
pvdd3
。
78.在一种可行的实施方式中，非供电时段t1的时长为t1，供电时段t2的时长为t2，其中，f1为第一扫描信号线scan1在显示阶段t2所输出的第一扫描信号的频率。
79.通过将非供电时段t1和供电时段t2的时长分别设定为至少一帧，在非供电时段t1和供电时段t2内，第一扫描信号线scan1均能够对第1行像素电路1～最后1行的像素电路1进行至少一轮完整的刷新，使数据线data上传输的电压对全部像素电路1都进行有效调控，保证对显示区不同区域的闪屏现象均进行有效改善。通过进一步将非供电时段t1和供电时段t2的时长分别设定为至多三帧，可以避免上下电过程过长而影响用户的使用体验。
80.在一种可行的实施方式中，第一扫描信号线scan1在显示阶段t2所输出的第一扫描信号具有多个频率，f1为第一扫描信号所具有的频率的最大值。可以理解的是，第一扫描信号的频率越高，其对应的一帧时间越短，当显示面板100在显示阶段t2内进行变频驱动时，通过将f1设定为第一扫描信号所具有的频率的最大值，可以缩短上下电过程的时间，优化用户使用体验。
81.在一种可行的实施方式中，非供电时段t1的时长为t1，供电时段t2的时长为t2，m和n分别为大于或等于0的整数。其中，f1为第一扫描信号线scan1在显示阶段t2所输出的第一扫描信号的频率，f2为发光控制信号线emit在显示阶段t2所输出的发光控制信号的频率。
82.当显示面板100进行低频驱动时，为改善闪烁，发光控制信号的刷新频率可以大于第一扫描信号的刷新频率，例如，结合图3，第一扫描信号的频率为30hz，发光控制信号的频率可为60hz，即为缩短上下电时间，非供电时段t1和供电时段t2在分别满足大于一帧的前提下，可以不将其设定为一帧的整数倍，只要满足的整数倍也可以。
83.在一种可行的实施方式中，非供电时段t1和供电时段t2的时长可以设置为不等。
84.由于供电时段t2需要进行电源电压的上电，存在较长时间延迟，为保证电压切换至稳定，可以使供电时段t2具有更大时长，即，非供电时段t1的时长小于供电时段t2的时长。示例性的，非供电时段t1时长为2帧，供电时段t2时长为3帧。
85.在一种可行的实施方式中，再次参见图1和图2，像素电路1包括第二发光控制晶体管m2，第二发光控制晶体管m2的栅极与发光控制信号线emit电连接，第二发光控制晶体管m2的第一极与驱动晶体管m0电连接，第二发光控制晶体管m2的第二极与发光元件2电连接，发光控制信号线emit用于向第二发光控制晶体管m2的栅极提供发光使能电压v
gl
′
和发光非使能电压v
gh
′
。
86.显示面板100还包括多个级联设置的发射移位电路3，发射移位电路3与发光控制信号线emit电连接，发射移位电路3包括第一发射移位电路4，第一发射移位电路4还与发射
帧开始信号线stv_e电连接。
87.如图11所示，图11为本发明实施例所提供的第一发射移位电路4的一种电路结构示意图，第一发射移位电路4还包括第一控制晶体管m1
′
和第一输出晶体管m2
′
。第一控制晶体管m1
′
电连接在发射帧开始信号线stv_e和第一输出晶体管m2
′
的栅极之间，第一输出晶体管m2
′
的第一极与第一固定电位信号线vgl电连接，第一输出晶体管m2
′
的第二极与发光控制信号线emit电连接，其中，第一固定电位信号线vgl用于提供发光使能电压v
gl
′
。
88.如图12所示，图12为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，驱动方法还包括：在第一阶段t1，显示驱动芯片200向发射帧开始信号线stv_e提供第一输出晶体管m2
′
的非使能电压，该非使能电压可以与第一非使能电压v
gh
相等。
89.需要说明的是，结合图11和图12，发射移位寄存器还分别与第一发射时钟信号线ck1_e和第二发射时钟信号线ck2_e，在第一阶段t1，第一发射时钟信号线ck1_e和第二发射时钟信号线ck2_e可以在第一阶段t1内正常给脉冲信号。
90.基于目前的发射移位寄存器的电路结构中，当向发射帧开始信号线stv_e提供第一输出晶体管m2
′
的非使能电压时，该非使能电压经由导通的第一控制晶体管m1
′
传输至第一输出晶体管m2
′
，控制第一输出晶体管m2
′
截止，使第一发射移位电路4无法输出发光使能电压v
gl
′
，以及无法实现顺次的向下移位。如此一来，就可以避免发射移位电路3向发射控制信号线传输发光使能电压v
gl
′
，避免像素电路1中的第二发光控制晶体管m2导通，进而避免数据线data的漏流流至发光元件2，更大程度的改善上下电闪屏的问题。
91.进一步地，再次参见图11，第一发射移位电路4包括保护晶体管m3
′
，保护晶体管m3
′
的栅极与控制信号线rst电连接，保护晶体管m3
′
的第一极与第二固定电位信号线vgh电连接，第二固定电位信号线vgh用于提供第一输出晶体管m2
′
的非使能电压，保护晶体管m3
′
的第二极与第一输出晶体管m2
′
的栅极电连接，控制信号线rst用于向保护晶体管m3
′
的栅极提供第二使能电压v
gl1
和第二非使能电压v
gh1
，该第二使能电压v
gl1
可以与第一使能电压v
gl
相等，该第二非使能电压v
gh1
可以与第一非使能电压v
gh
相等。
92.再次参见图12，显示面板100的驱动方法包括：在第一阶段t1，显示驱动芯片200向控制信号线rst提供第二非使能电压v
gh1
。
93.在发射移位电路3中，保护晶体管m3
′
为防止异常断电的晶体管，在第一阶段t1，通过向控制信号线rst提供第二非使能电压v
gh1
，保护晶体管m3
′
保持截止，第二固定电位信号线vgh提供的高电平对保护晶体管m3
′
中的寄生电容进行充电。如若在第一阶段t1的供电过程中发生异常断电，保护晶体管m3
′
可以将自身存储的高电平传输至第一输出晶体管m2
′
的栅极，保证第一输出晶体管m2
′
截止，使第一发射移位电路4无法输出发光使能电压v
gl
′
，进而控制发光元件2无法发光，以及控制第一发射移位电路4无法继续向下移位。
94.此外，需要说明的是，第一发射移位电路4还可包括：第二控制晶体管m4
′
～第六控制晶体管m8
′
、第二输出晶体管m9
′
、第一电容c1、第二电容c2和第三电容c3，上述结构的连接方式与现有技术相同，此次不再赘述。
95.在另一种可行的实施方式中，如图13所示，图13为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，在供电时段t2，显示驱动芯片200也可以向发射帧开始信号线stv_e提供时钟信号，即，控制发光控制信号线emit对像素电路1进行
正常刷新。
96.由于本发明实施例在第一阶段t1可以切断数据线data与发光元件2之间的连接通路，因此，即使发光控制信号线emit在第一阶段t1对像素电路1进行正常驱动，也仍能有效改善闪屏现象。
97.在一种可行的实施方式中，再次参见图1，显示面板还包括多个级联设置的第一扫描移位电路5，第一扫描移位电路5分别与第一甲扫描时钟信号线ck1_s1、第一乙扫描时钟信号线ck2_s1和第一扫描信号线scan1电连接。其中，第一扫描移位电路5包括第一甲扫描移位电路6，第一甲扫描移位电路6还与第一扫描帧开始信号线stv_s1电连接。
98.基于此，如图14所示，图14为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，驱动方法还包括：在第一阶段t1，显示驱动芯片200分别向第一甲扫描时钟信号线ck1_s1、第一乙扫描时钟信号线ck2_s1和第一扫描帧开始信号线stv_s1提供脉冲信号。
99.在上述设置方法中，第一扫描移位电路在第一阶段t1内正常工作，使得第一扫描信号线scan1对像素电路1进行正常刷新，但如前所述，基于本发明实施例在第一阶段t1对数据电压v
data
的设定，即使第一扫描信号线scan1对像素电路1正常刷新，也仍能避免发光元件2在第一阶段t1异常发光。
100.在一种可行的设置方式中，如图15～图17所示，图15为本发明实施例所提供的显示装置的另一种结构示意图，图16为本发明实施例所提供的像素电路1的另一种结构示意图，图17为本发明实施例所提供的像素电路1对应的另一种时序图，像素电路1包括调控晶体管m7，调控晶体管m7的栅极与第二扫描信号线scan2电连接，调控晶体管m7的第一极与调控信号线dvh电连接，调控晶体管m7的第二极与驱动晶体管m0电连接，具体是与驱动晶体管m0的第一极电连接。
101.餐阿金图15，显示面板100还包括多个级联设置的第二扫描移位电路7，第二扫描移位电路7分别与第二甲扫描时钟信号线ck1_s2、第二乙扫描时钟信号线ck2_s2和第二扫描信号线scan2电连接。其中，第二扫描移位电路7包括第二甲扫描移位电路8，第二甲扫描移位电路8还与第二扫描帧开始信号线stv_s2电连接。
102.如图18所示，图18为本发明实施例提供的显示面板100在第一阶段t1和显示阶段t2的又一种时序图，驱动方法还包括：在第一阶段t1，显示驱动芯片200分别向第二甲扫描时钟信号线ck1_s2、第二乙扫描时钟信号线ck2_s2和第二扫描帧开始信号线stv_s2提供脉冲信号。
103.上述像素电路1包括调控晶体管m7，结合图17，在对驱动晶体管m0的栅极进行复位之前，通过控制调控晶体管m7导通，可以将调控信号线dvh提供的偏置电压写入驱动晶体管m0的第一极，对驱动晶体管m0的第一极进行电位刷新，使驱动晶体管m0的器件特性被置为确定的初始状态，消除上一帧所写入的数据信号对驱动晶体管m0的器件特性的影响。在对驱动晶体管m0写入数据电压v
data
之后，驱动晶体管m0的第一极的电压会发生漏电，尤其是在低频驱动下，漏电情况更加明显，导致驱动晶体管m0的第一极的电位发生较大偏移，此时通过控制调控晶体管m7导通，利用调控晶体管m7向驱动晶体管m0的第一极写入偏置电压，可以使驱动晶体管m0的偏置状态与刚写入数据电压v
data
时的偏执状态维持一致，以提高驱动晶体管m0工作状态的稳定性。
104.此外，还需要说明的是，参见图2和图16，像素电路1还包括存储电容cst、第一复位晶体管m4、第二复位晶体管m5和阈值补偿晶体管m6。其中，在一种实施范式中，第一复位晶体管m4、第二复位晶体管m5和阈值补偿晶体管m6可以均为p型晶体管。
105.其中，第一复位晶体管m4的栅极与第三扫描信号线scan3电连接，第一复位晶体管m4的第一极与复位信号线vref电连接，第一复位晶体管m4的第二极与驱动晶体管m0电连接，具体与驱动晶体管m0的栅极电连接。第一复位晶体管m4用于响应第三扫描信号线scan3提供的低电平，将复位信号线vref提供的复位信号写入驱动晶体管m0的栅极，实现对驱动晶体管m0的栅极的复位。
106.第二复位晶体管m5的栅极与第三扫描信号线scan3电连接，第二复位晶体管m5的第一极与复位信号线vref电连接，第二复位晶体管m5的第二极与发光元件2的阳极电连接。第二复位晶体管m5用于响应第三扫描信号线scan3提供的低电平，将复位信号线vref提供的复位信号写入发光元件2的阳极，实现对发光元件2的阳极的复位。
107.阈值补偿晶体管m6的栅极与第一扫描信号线scan1电连接，阈值补偿晶体管m6的第一极与驱动晶体管m0的第二极电连接，阈值补偿晶体管m6的第二极与驱动晶体管m0的栅极电连接。阈值补偿晶体管m6用于响应第一扫描信号线scan1提供的低电平(第一使能电压v
gl
)，对驱动晶体管m0进行阈值补偿。
108.或者，在另一种实施方式中，如图19和图20所示，图19为本发明实施例所提供的像素电路1的再一种结构示意图，图20为本发明实施例所提供的像素电路1对应的再一种时序图，第二复位晶体管m5为p型晶体管，而为了减小漏流对驱动晶体管m0的栅极电位稳定性的影响，第一复位晶体管m4和阈值补偿晶体管m6也可以为铟镓锌氧化物晶体管(indium gallium zinc oxide，igzo)，即，第一复位晶体管m4和阈值补偿晶体管m6为n型晶体管。
109.此时，第一复位晶体管m4的栅极与第四扫描信号线scan4电连接，第一复位晶体管m4的第一极与复位信号线vref电连接，第一复位晶体管m4的第二极与驱动晶体管m0电连接，具体与驱动晶体管m0的栅极电连接。第一复位晶体管m4用于响应第四扫描信号线scan4提供的高电平，将复位信号线vref提供的复位信号写入驱动晶体管m0的栅极，实现对驱动晶体管m0的栅极的复位。
110.第二复位晶体管m5的栅极与第二扫描信号线scan2电连接，第二复位晶体管m5的第一极与复位信号线vref电连接，第二复位晶体管m5的第二极与发光元件2的阳极电连接。第二复位晶体管m5用于响应第二扫描信号线scan2提供的低电平，将复位信号线vref提供的复位信号写入发光元件2的阳极，实现对发光元件2的阳极的复位。需要说明的是，由于第二扫描信号线scan2在一帧时间内两次置低，因此第二复位晶体管m5可以实现对发光元件2阳极的两次复位。
111.阈值补偿晶体管m6的栅极与第五扫描信号线scan5电连接，阈值补偿晶体管m6的第一极与驱动晶体管m0的第二极电连接，阈值补偿晶体管m6的第二极与驱动晶体管m0的栅极电连接。阈值补偿晶体管m6用于响应第五扫描信号线scan5提供的高电平，对驱动晶体管m0进行阈值补偿。
112.基于同一发明构思，本发明实施例还提供了一种显示装置，再次参见图1和图2，该显示装置包括显示面板100和显示驱动芯片200。
113.其中，显示面板100包括像素电路1，像素电路1包括驱动晶体管m0和数据写入晶体
管m1，其中，数据写入晶体管m1的栅极与第一扫描信号线scan1电连接，数据写入晶体管m1的第一极与数据线data电连接，数据写入晶体管m1的第二极与驱动晶体管m0电连接，第一扫描信号线scan1用于向数据写入晶体管m1的栅极提供第一使能电压v
gl
和第一非使能电压v
gh
。
114.显示驱动芯片200与数据线data电连接，用于在第一阶段t1向数据线data提供小于第一非使能电压v
gh
的电压，在显示阶段t2向数据线data提供数据电压v
data
，第一阶段t1位于显示阶段t2之前和/或之后。
115.在第一阶段t1，第一扫描信号线scan1对第1行至最后1行像素电路1进行正常的逐行刷新，当像素电路1未被第一扫描信号线scan1刷新时，像素电路1中数据写入晶体管m1的栅极接收第一非使能电压v
gh
，本发明实施例通过在第一阶段t1的至少部分时间段内向数据线data提供小于第一非使能电压v
gh
的电压，可以使数据写入晶体管m1的栅源电压vgs1大于0，使其远大于数据写入晶体管m1的阈值电压，此时可控制数据写入晶体管m1处于完全截止的状态，有效切断数据线data与发光元件2之间的连接通路，避免数据线data上的电压向发光元件2漏电。由于在一帧时间内像素电路1未被第一扫描信号线scan1刷新的时间远大于被第一扫描信号线scan1刷新的时间，因此，本发明实施例可以有效避免发光元件2在上下电过程中异常发光，进而有效改善上下电过程中的闪屏现象。
116.进一步地，再次参见图1和图2，像素电路1还包括第一发光控制晶体管m3，第一发光控制晶体管m3的栅极与发光控制信号线emit电连接，第一发光控制晶体管m3的第一极与电源信号线pvdd电连接，第一发光控制晶体管m3的第二极与驱动晶体管m0电连接。
117.第一阶段t1包括非供电时段t1和供电时段t2，供电时段t2位于非供电时段t1与显示阶段t2之间。显示装置还包括电源驱动芯片300，用于在第一阶段t1的非供电时段t1不向电源信号线pvdd提供电源电压，在供电时段t2向电源信号线pvdd提供电源电压v
pvdd
。
118.以第一阶段t1为上电阶段为例，显示面板100上电时，显示面板100首先进入非供电时段t1，如果在非供电时段t1内出现闪屏现象，由于非供电时段t1与后续的显示阶段t2之间间隔一定时长，因此该闪屏现象更易被人眼察觉。因此，通过使电源驱动芯片300在非供电时段t1不向电源信号线pvdd供电，像素电路1中无法接收电源电压v
pvdd
，因而可以更大程度的避免发光元件2在非供电时段t1异常发光。
119.此外，需要说明的是，由于本发明实施例可以在数据写入晶体管m1未被刷新时控制数据写入晶体管m1截止，在数据写入晶体管m1被刷新时控制第二发光控制晶体管m1截止，以切断数据写入晶体管m1与发光元件2之间的连接通路，因而即使电源驱动芯片300在供电时段t2内向电源信号线pvdd正常供电，也仍能避免供电时段t2出现发光元件2异常发光的情况。
120.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
121.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。