该像素结构内设计的电容器补偿迁移率和控制迁移率补偿时间， 由此实现充足的数据写入时间，并且具有出色的整体均匀性特点。
[0074] 首先，将参照图5到图16给出根据第二示例性实施例的包括四个晶体管讯和H 个电容器（C)的4T3C像素结构的描述。
[00巧]图5是示出根据本发明第二示例性实施例的有机发光显示装置100的像素结构的 等效电路图。
[0076] 参照图5,根据第二实施例的有机发光显示装置100的显示面板110上限定的每个 像素都包括：有机发光二极管（0LED);四个晶体管，所述四个晶体管包括驱动晶体管DT、第 一晶体管T1、第二晶体管T2和第H晶体管T3 ;W及H个电容器，所述H个电容器包括第一 存储电容器Cstgl、第二存储电容器Cstg2和升压电容器Cboost。
[0077] 驱动晶体管DT驱动0L邸，并且驱动晶体管DT包括形成栅节点的第一节点N1，连 接到0L邸的第二节点N2W及连接到驱动电压线WL的第H节点N3,通过所述驱动电压线 D化提供驱动电压EV孤。
[0078] 第一晶体管T1由第一扫描信号SCAN1控制，并且连接在源电压线S化与驱动晶体 管DT的第一节点N1之间。
[0079] 第一存储电容器Cstgl连接在驱动晶体管DT的第一节点N1与第二节点N2之间。
[0080] 第二存储电容器Cstg2和升压电容器Cboost连接在驱动晶体管DT的第一节点N1 与第二节点N2之间。
[0081] 第二晶体管T2由第二扫描信号SCAN2控制，并且连接在保持节点化于数据线化 之间，第二存储电容器Cstg2和升压电容器Cboost连接到所述保持节点化。
[0082] 第H晶体管T3由第H扫描信号SCAN3控制，并且连接在驱动晶体管DT的第一节 点N1与保持节点化之间。
[0083] 在根据第二实施例的有机发光显示装置100的该像素结构中，通过驱动电压线 D化施加到驱动晶体管DT的第H节点N3的驱动电压VDD是AC电压，所述AC电压按照1H 移位。
[0084] 该里，处于低电平的驱动电压VDD能够用VDD(-)表示，而处于高电平的驱动电压 VDD能够用VDD(+)表示。
[0085] 在根据第二实施例的有机发光显示装置100的该像素结构中，H个电容器具有它 们自己的电容。将第一存储电容器Cstg、升压电容器Cboost和第二存储电容器Cstg2的电 容进行比较，第二存储电容器Cstg2的电容设计得最小。第一存储电容器Cstgl和升压电 容器Cboost的电容设计得彼此差不多。
[0086] 下面给出对具有上述4T3C像素结构的像素的操作的描述。
[0087] 图6是具有根据第二示例性实施例的有机发光显示装置100的该像素结构的像素 的操作时序图。
[0088] 参照图6,具有根据第二实施例的有机发光显示装置100的该像素结构的像素执 行如下操作，所述操作包括初始化步骤，阔值电压感测步骤，数据写入和迁移率补偿步骤， 和发射步骤。
[0089] 下面参照图7A、图7B、图8A、图8B、图9、图10A、图10B、图11、图12A和图12B给 出该操作的各个步骤的描述。
[0090] 首先，参照图7A和图7B，在初始化步骤，低电平驱动电压VDD(-)被施加到驱动晶 体管DT的第H节点N3,第一晶体管T1和第H晶体管T3由为高电平扫描信号的第一扫描信 号SCAN1和第H扫描信号SCAN3导通，并且第二晶体管T2由低电平扫描信号的第二扫描信 号SCAN2导通。
[0091] 因而，保持节点化和驱动晶体管DT的第一节点N1使用源电压Vss来初始化，而 驱动晶体管DT的第二节点N2使用低电平驱动电压VDD(-)来初始化。
[0092] 在该个初始化步骤中，驱动晶体管DT的第一节点N1、驱动晶体管DT的第二节点 N2W及保持节点化的电压能够用下面的表达式1表示：
[0093]N1 的电压=VSS
[0094]N2 的电压=V孤(-)
[0095] 化的电压=VSS......表达式1
[0096] 在表达式1中，VSS表不源电压，VDD(-)表不低电平驱动电压。
[0097] W下，参照图8A和图8B，在阔值电压感测步骤，高电平驱动电压VDD(+)被施加到 驱动晶体管DT的第H节点N3,第一晶体管T1由高电平第一扫描信号SCAN1保持在导通状 态，第二晶体管T2由低电平第二扫描信号SCAN2截止，并且第H晶体管T3由低电平第H扫 描信号SCAN3截止。
[0098] 将参照图9来讨论在该个阔值电压感测步骤中，驱动晶体管DT的第一节点N1、驱 动晶体管DT的第二节点N2W及保持节点化处电压的改变。
[0099] 参照图9,在阔值电压感测步骤，驱动晶体管DT的第一节点N1保持为源电压VSS。
[0100] 此外，在阔值电压感测步骤，驱动晶体管DT的第二节点N2的电压从初始化电压 VDD(-)增加。电压从VDD(-)增加到VSS-Vth，VSS-Vth比源电压VSS也即驱动晶体管DT的 第一节点N1处的电压要小一个阔值电压Vth。
[0101] 因此，在阔值电压感测步骤，在驱动晶体管DT的第二节点N2处的电压改变是 VSS-Vth-VDD(-)。
[0102] 此外，在阔值电压感测步骤，保持节点化处的电压根据驱动晶体管DT的第二节点 N2处的电压改变VSS-Vth-VDD(-)W及第一电容比A而增加。
[0103] 更具体地，保持节点化处的电压增加通过将驱动晶体管DT的第二节点N2处的电 压改变vss-vth-v孤(-)乘W第一电容比A而得到的值。该里，第一电容比A是通过将第二 存储电容器Cstg2的电容除W升压电容器Cboost的电容与第二存储电容器Cstg2的电容 的和所得到的值。
[0104] 在阔值电压感测步骤，驱动晶体管DT的第一节点N1、驱动晶体管DT的第二节点 N2W及保持节点化处的电压能够用下面的表达式2和表达式3来表示：
[010引 N1的电压=VSS
[0106]N2 的电压=VSS-Vth
[0107]Ml的电压=VSS+A* (VSS-Vth-V孤(-))，
[0108]其中A=Cstg2/"(Cboost+Cstg2)......表达式 2
[0109]如果VSS= 0，
[0110]N1 的电压=0
[0111]N2 的电压=-Vth
[0112] Ml 的电压=-A* (V孤(-)+Vth) 表达式 3
[0113] 在表达式2和表达式3中，VSS表示源电压，Vth表示驱动晶体管DT的阔值电压， V孤(-)表示低电平驱动电压，A表示第一电容比，Cstg2表示第二存储电容器Cstg2的电容， W及Cboost表示升压电容器Cboost的电容。
[0114]W下，参照图10A和图10B，在数据写入和迁移率感测步骤，第二晶体管T2由高电 平第二扫描信号SCAN2导通，数据电压Vdata通过数据线化施加W导通第二晶体管T2,高 电平驱动电压VDD(+)被施加到驱动晶体管DT的第H节点N3,并且第一晶体管T1由低电平 第一扫描信号SCAN1导通。
[0115] 在数据写入和迁移率感测步骤，第二晶体管T2导通，该样通过数据线化提供的数 据电压Vdata被施加到保持节点化。
[0116] 因此，保持节点化处的电压增加到数据电压Vdata。
[0117] 保持节点化处的电压改变用Vdata-[VSS+A*(VSS-Vth-VDD(-))]表示。
[011引响应于迁移率感测，驱动晶体管DT的第二节点N2处的电压从已经在阔值电压感 测步骤中增加的电压VSS-Vth进一步增加。
[0119] 由于该个电压增加而导致的驱动晶体管DT的第二节点N2处的电压改变A化可 根据保持节点化处的电压改变A化而改变。
[0120] 响应于正被施加到驱动晶体管DT的第一节点N1的禪合数据，并且同时响应于迁 移率感测，驱动晶体管DT的第一节点N1处的电压从通过阔值电压感测步骤保持的源电压 VSS增加。
[0121] 驱动晶体管DT的第一节点N1处的电压能够根据保持节点化处的电压改变A化、 响应于迁移率感测操作产生的驱动晶体管DT的第二节点N2处的电压改变A化、第二电容 比BW及第H电容比C而增加。
[0122] 更具体地，驱动晶体管DT的第一节点N1处的电压进一步增加电压值 B*A化+C*A化，也即通过将保持节点化处的电压改变A化乘W第二电容比B得到的电压 与通过将响应于迁移率感测操作产生的驱动晶体管DT的第二节点N2处的电压改变A化 乘W第H电容比C得到的电压该两者的和。
[0123] 该里，第二电容比B是通过将升压电容器Cboost的电容除W第一存储电容器 Cstgl的电容和升压电容器Cboost的电容之和得到的值。
[0124] 第H电容比C是通过将第一存储电容器Cstgl的电容除W升压电容器Cboost的 电容和第一存储电容器Cstgl的电容之和得到的值。
[01巧]该个第H电容比C能够确定驱动晶体管