薄膜晶体管移位暂存电路的制作方法
【技术领域】
[0001]本发明涉及一种移位暂存电路，特别是一种用于单一晶体管类型工艺的移位暂存电路。
【背景技术】
[0002]阵列上栅极驱动电路(GOA，gate driver on array)技术是现今面板厂基于降低制造成本及窄边框效果的考虑，而逐渐发展出来的面板驱动技术。GOA技术是利用半导体工艺将移位暂存电路直接制作在面板的玻璃基板上，并利用多个串接的移位暂存器依序地输出多个栅极信号，以驱动面板的图元阵列。
[0003]又随着光学材料的进步，显示面板开始推广3D(3dimens1ns)的显示技术。为了更满足市场的需求，具有3D模式显示功能的显示器，应该要具备2D (2dimens1ns) /3D自由切换的功能，让显示器可以同时支援2D或3D的画面显示，才可以增加显示器的多元性。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种薄膜晶体管移位暂存电路，通过改善移位暂存器的上拉电路，使得显示器在2D模式或3D模式上，都能具有良好的驱动能力和稳定性。
[0005]为了实现上述目的，本发明提供了一种适于双模显示器的薄膜晶体管移位暂存电路，包含多个移位暂存器，其中第i个移位暂存器电性连接至第(i+2)个移位暂存器与第(i+4)个移位暂存器，i为正整数。第i个移位暂存器包含驱动模块、第一下拉模块、控制模块及第二下拉模块。驱动模块用以依据控制信号，将栅极信号的电压位准调整至时脉信号的电压位准。第一下拉模块电性连接至驱动模块，用以依据控制信号与下拉指令，将控制信号的电压位准与栅极信号的电压位准调整至参考电压。控制模块电性连接至驱动模块，用以依据时脉信号、控制信号与第(i+2)个移位暂存器的时脉信号，调整第(i+4)个移位暂存器的控制信号的电压位准。第二下拉模块用以依据第(i+4)个移位暂存器的栅极信号，将栅极信号的电压位准与控制信号的电压位准调整至参考电压。
[0006]上述的移位暂存电路，其中，该控制模块包含:
[0007]—第一开关，用以依据该时脉信号的电压位准输出该时脉信号；
[0008]一第二开关，用以依据该第(i+2)个移位暂存器的时脉信号的电压位准输出该第(i+2)个移位暂存器的时脉信号；
[0009]一第三开关，电性耦接至该第一开关与该第二开关，用以依据该控制信号的电压位准，输出该第一开关输出的信号或该第二开关输出的信号；以及
[0010]一单向元件，耦接至该第三开关，以该第三开关输出的信号的电压位准定义该第(i+4)个移位暂存器的控制信号。
[0011]上述的移位暂存电路，其中，该单向元件为二极管连接的晶体管开关。
[0012]上述的移位暂存电路，其中，该第一开关与该第二开关均为二极管连接的晶体管开关。
[0013]上述的移位暂存电路，其中，该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该栅极信号。
[0014]上述的移位暂存电路，其中，该第一开关的第一端电性连接至一高电压，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该时脉信号或该栅极信号。
[0015]上述的移位暂存电路，其中，该控制模块还包含一第四开关，该第四开关的第一端用以接收该时脉信号，该第四开关的第二端用以输出一启动信号，该第四开关的控制端用以接收该控制信号，并且该第一开关的第一端用以接收该时脉信号，该第一开关的第二端电性连接至该第三开关，该第一开关的控制端用以接收该启动信号。
[0016]上述的移位暂存电路，其中，该第二开关的第一端用以接收该第(i+2)个移位暂存器的时脉信号，该第二开关的第二端电性连接至该第三开关，该第二开关的控制端用以接收该第(i+2)个移位暂存器的启动信号。
[0017]本发明的技术效果在于:
[0018]本发明的移位暂存电路，通过控制模块可以依据本身的时脉信号及后两级移位暂存器的时脉信号，而令后四级移位暂存器的控制信号能预先充电，并维持在特定的电压位准。藉此，当后四级移位暂存器的控制信号提升时，可以从特定电压位准开始提升，因而提升移位暂存器的驱动能力。
[0019]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0020]图1为依据本发明一实施例所绘示的移位暂存电路的示意图；
[0021]图2为依据本发明一实施例所绘示的移位暂存器的电路示意图；
[0022]图3为依据图1的移位暂存器在2D模式下多个电压的时序图；
[0023]图4为依据图1的移位暂存器在3D模式下多个电压的时序图；
[0024]图5为依据本发明另一实施例所绘示的移位暂存器的电路示意图；
[0025]图6为依据本发明再一实施例所绘示的移位暂存器的电路示意图；
[0026]图7为依据本发明又一实施例所绘示的移位暂存器的电路示意图。
[0027]其中，附图标记
[0028]11、11a、lib、Ilc 驱动模块
[0029]13、13a、13b、13c 第一下拉模块
[0030]131、131a、131b、131c 第一下拉单元
[0031]132、132a、132b、132c 第二下拉单元
[0032]15、15a、15b、15c 控制模块
[0033]17、17a、17b、17c 第二下拉模块
[0034]M、N 节点
[0035]Cl 电容
[0036]G(9)、G’ (9)栅极信号
[0037]G ⑴、G (i+2)、G (i+4)栅极信号
[0038]G_b (i)、G_b (i+2)、G_b (i+4)栅极信号
[0039]G_c (i)、G_c (i+2)、G_c (i+4)栅极信号
[0040]HC (5)?HC (13)、HC’ (5)?HC’ (12)时脉信号
[0041]HC ⑴、HC (i+2)时脉信号
[0042]HC_a(i)、HC_a(i+2)时脉信号
[0043]HC_b (i)、HC_b (i+2)时脉信号
[0044]HC_c (i)、HC_c (i+2)时脉信号
[0045]P(i)、P_a(i)、P_b(i)、P_c(i)第一下拉控制信号
[0046]K(i)、K_a(i)、K_b(i)、K_c(i)第二下拉控制信号
[0047]LCl、LCl_a、LCl_b、LCl_c 下拉指令
[0048]LC2、LC2_a、LC2_b、LC2_c 下拉指令
[0049]SR(I)?SR (η)移位暂存器
[0050]SR_a(i)?SR_a(n)移位暂存器
[0051]SR_b (i)?SR_b (η)移位暂存器
[0052]SR_c⑴?SR_c (η)移位暂存器
[0053]Tl、Tl’ 第一时间点
[0054]Τ2、Τ2’ 第二时间点
[0055]Τ3、Τ3’第三时间点
[0056]Τ4、Τ4’第四时间点
[0057]Τ5第五时间点
[0058]TlUTlla,Tllb,Tllc 单向元件
[0059]T12、T12a、T12b、T12c 第三开关
[0060]T13、T13a、T13b、T13c 第一开关