显示器及其驱动方法
【技术领域】
[0001]本公开内容涉及一种显示器及其驱动方法，尤其涉及一种检测时脉信号的显示器及其驱动方法。
【背景技术】
[0002]一般而言，液晶显示装置包含有像素阵列、栅极驱动电路以及源极驱动电路。源极驱动电路用以提供多个数据电压信号。栅极驱动电路则用以提供多个栅极信号。正常的情况下，栅极驱动电路会根据时脉控制器(Clock controller)提供的时脉信号依序输出栅极信号，藉此控制像素单元中的像素晶体管的导通和截止，进而控制数据信号写入至所述像素单元。
[0003]然而，在一些外部信号干扰的情况下会导致时脉控制器的输出异常，也就是其输出的时脉信号不完整。在此情况下，栅极信号的不正常输出不仅造成液晶显示装置在当下的画面周期无法正常显示，也同时造成后续的画面周期异常显示。
【发明内容】
[0004]为解决栅极信号输出异常时造成显示装置在当前以及后续画面周期均无法正常显示的技术问题，本发明提供一种检测时脉信号的显示器及其驱动方法。
[0005]本公开内容的第一个实施例是在提供一种显示器。显示器包含栅极驱动电路、像素阵列、时脉控制器以及时脉检测单元。栅极驱动电路用以输出多个栅极信号。像素阵列电性耦接栅极驱动电路，具有多个列像素，分别用以接收栅极信号而更新。时脉控制器电性耦接栅极驱动电路，用以输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的多个脉冲输出栅极信号，在一个画面周期内时脉信号的脉冲具有一脉冲总数以更新多个列像素。时脉检测单元电性耦接时脉控制器，用以检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器，在画面周期的更新期间中当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，时脉检测单元致能反馈信号，以使时脉控制器用以根据反馈信号提供第二部分脉冲给栅极驱动电路。
[0006]本公开内容的第二个实施例是在提供一种驱动方法，用于显示器，显示器包含像素阵列、时脉控制器、栅极驱动电路以及时脉检测单元。栅极驱动电路用以输出多个栅极信号，像素阵列电性耦接栅极驱动电路，像素阵列具有多个列像素分别用以接收栅极信号而更新。驱动方法包含:输出时脉信号至栅极驱动电路，使得栅极驱动电路根据时脉信号的多个脉冲输出多个栅极信号，其中在一个画面周期内时脉信号的脉冲具有一脉冲总数以更新多个列像素；检测时脉信号，以根据时脉信号的脉冲输出反馈信号至时脉控制器；在画面周期的更新期间中，当检测到时脉信号的第一部分脉冲个数少于脉冲总数时，致能反馈信号；以及根据反馈信号提供时脉信号的第二部分脉冲给栅极驱动电路。
[0007]本发明的技术效果在于，通过时脉检测单元检测时脉信号，当时脉信号异常时控制栅极信号得以在画面周期结束前依序致能完毕，因此仅管使用者在此画面周期观察到显示器的画面有异常显示的情况，但在后续的画面周期则恢复正常显示。
【附图说明】
[0008]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，【附图说明】书附图的说明如下。然而，应了解到，为符合在产业中实务利用的情况，许多的特征并未符合比例绘示。实际上，为了阐述以下的讨论，许多特征的尺寸可能被任意地增加或缩减。
[0009]图1绘示一种显示器的示意图；
[0010]图2绘示图1中栅极驱动电路一操作波形的示意图；
[0011]图3绘示图1中栅极驱动电路另一操作波形的示意图；
[0012]图4绘示根据本公开的一实施例中一种显示器的示意图；
[0013]图5绘示图4中栅极驱动电路一操作波形的示意图；
[0014]图6绘示一种显示器的示意图；
[0015]图7绘示图6中栅极驱动电路一操作波形的示意图；
[0016]图8绘示图6中栅极驱动电路另一操作波形的示意图；
[0017]图9绘示根据本公开的一实施例中一种显示器的示意图
[0018]图10绘示图9中栅极驱动电路一操作波形的示意图；以及
[0019]图11根据本公开的一实施例中一种驱动方法的流程图。
[0020]附图标记说明:
[0021]100，400，600，900:显示器
[0022]110, 610:栅极驱动电路
[0023]111?118, 611?614:移位暂存器
[0024]119:移位器
[0025]121 ?128:正反器
[0026]130, 630:像素阵列
[0027]140,640:时脉控制器
[0028]410，910:时脉检测单元
[0029]FB:反馈信号
[0030]Al ?A8:与门
[0031]Gl?G8:栅极信号
[0032]Il?18:预栅极信号
[0033]Rl?R8:列像素
[0034]YCLK:时脉信号
[0035]YDI O, ST:起始触发信号
[0036]YOE:遮蔽信号
【具体实施方式】
[0037]以下公开提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本公开。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本公开在不同例证中可能重复引用数字符号和/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例和/或配置之间的关系。
[0038]关于本文中所使用的“耦接”或“连接”，均可指两或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”或“连接”还可指两或多个元件相互操作或动作。在本文中，使用第一、第二与第三等等词汇，用于描述各种元件、组件、区域、层和/或区块是可以被理解的。但是这些元件、组件、区域、层和/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层和/或区块。因此，在下文中的一第一元件、组件、区域、层和/或区块也可被称为第二元件、组件、区域、层和/或区块，而不脱离本发明的本意。如本文所用，词汇“和/或”包含了列出的关联项目中的一个或多个的任何组合。
[0039]请参阅图1，其绘示一种显示器100的示意图。显示器100包含栅极驱动电路110、像素阵列130以及时脉控制器140，实际应用中显示器100可能还包含源极驱动器以及其他显示元件，源极驱动器耦接时脉控制器140用以提供多个数据电压信号。在此为了方便说明，显示器100中仅绘示栅极驱动电路110、像素阵列130以及时脉控制器140。显示器100可以是电视屏幕、电脑屏幕、手机屏幕或任何具有显示功能的显示装置。如图1所示，栅极驱动电路110用以输出栅极信号Gl?G8，此处仅以8个栅极信号为例，实际应用中栅极信号可以为6个、10个或任意整数个并不以此为限。像素阵列130电性耦接栅极驱动电路110，具有多个列像素Rl?R8，分别用以接收栅极信号Gl?G8而更新(图1中所绘示的列像素Rl?R8为了方便说明而绘示为直向，实际上列像素Rl?R8为横向设置)。时脉控制器140电性耦接栅极驱动电路110，用以输出时脉信号YCLK至栅极驱动电路110，使得栅极驱动电路110根据时脉信号YCLK的脉冲输出栅极信号Gl?G8。
[0040]除此之外，栅极驱动电路110包含移位暂存器111?118以及移位器119。移位暂存器111?118分别对应输出栅极信号Gl?G8，移位暂存器111?118各自包含正反器121?128以及与门Al?AS。其中正反器121?128彼此串联耦接用以根据时脉信号YCLK以及起始触发信号YD1分别输出多个预栅极信号Il?18。在此例中，正反器121?128为D型正反器，然而在其他例中正反器121?128也可为JK型正反器、T型正反器或任何根据时脉信号改变输出信号的正反器。与门Al?AS电性耦接正反器121?128用以根据预栅极信号Il?18，以及遮蔽信号YOE分别对应输出栅极信号Gl?G8。遮蔽信号YOE用以决定栅极信号Gl?G8致能的时间长度，但在此例中遮蔽信号YOE始终保持致能电平(例如逻辑高电平)，也就是预栅极信号Il?18与栅极信号Gl?G8的操作波形将一致，在其他例中可通过缩短遮蔽信号YOE致能的时间来降低栅极信号Gl?G8的致能时间。移位器119用以提供栅极信号Gl?G8致能电平(例如逻辑高电平)以及非致能电平(逻辑低电平)。其中移位器119控制栅极信号Gl?G8位于逻辑高电平的时间彼此不重叠，在一实施例中，移位器119用以在时脉信号YCLK切换至逻辑高电平时依序将栅极信号Gl?G8切换至逻辑高电平。在其他实施例中，时脉信号并不限于一个，可以是两个以上的时脉信号，移位器119用以根据多个时脉信号依序将栅极信号Gl?G8切换至逻辑高电平。此外，在一些实施例中栅极信号Gl?G8并不限于依序驱动，可以在同一时间内同时致能多个栅极信号，例如先同时致能栅极信号G1、G3、G5、G7，而后同时致能栅极信号G2、G4、G6、G8，本公开并不以此为限。
[0041]另外，关于时脉信号YCLK、起始触发信号YD1以及栅极信号Gl?G8的详细波形在此请一并参阅图2，图2绘示