发射驱动器和包括该发射驱动器的显示装置的制造方法
【技术领域】
[0001]描述的技术总体上涉及发射驱动器和包括该发射驱动器的显示装置。
【背景技术】
[0002]为了提高图像质量，可以通过模拟驱动法来驱动显示装置。典型的平板显示器包括用于驱动显示面板的扫描驱动器、数据驱动器和发射驱动器。发射驱动器控制显示面板的光发射。
[0003]近来，已经增加了涉及诸如二维(2D)显示模式、三维(3D)立体显示模式等的各种显示模式的研究和开发。
【发明内容】
[0004]—个发明方面在于一种适用于顺序发射模式和同时发射模式的发射驱动器。
[0005]另一方面在于一种包括该发射驱动器的显示装置。
[0006]另一方面在于一种显示装置，所述显示装置包括被配置为输出各个发射控制信号的多个级。多个级中的每个级可以包括:第一驱动块，被配置为接收第一输入信号、第一时钟信号、第二时钟信号和第一驱动信号，并且响应于第一输入信号和第一驱动信号而输出第一中间信号；第二驱动块，被配置为接收第二输入信号、第一时钟信号、第二时钟信号和第二驱动信号，并且响应于第二输入信号和第二驱动信号而输出第二中间信号；以及缓冲块，被配置为接收第一中间信号和第二中间信号，并且响应于第一中间信号和第二中间信号而输出发射控制信号。缓冲块可以选择性地输出发射控制信号，从而在顺序发射模式或在同时发射模式下操作，在顺序发射模式下发射控制信号从多个级中的每个级顺序地输出，在同时发射模式下发射控制信号从多个级中的每个级同时输出。缓冲块可以基于第一中间信号具有低电压电平的时间点和第二中间信号具有低电压电平的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。
[0007]在示例实施例中，缓冲块在第一中间信号具有低电压电平时输出具有第一电压电平的发射控制信号，并且在第二中间信号具有低电压电平时输出具有比第一电压电平低的第二电压电平的发射控制信号。
[0008]在示例实施例中，发射控制信号的上升沿与第一中间信号的下降沿同步，发射控制信号的下降沿可以与第二中间信号的下降沿同步。
[0009]在示例实施例中，当发射驱动器在顺序发射模式下操作时，第一驱动信号和第二驱动信号被保持为具有高电压电平。当发射驱动器在同时发射模式下操作时，第一输入信号、第二输入信号、第一时钟信号和第二时钟信号可以被保持为具有高电压电平。
[0010]在示例实施例中，第一驱动块包括:第一输入单元，被配置为响应于施加到第一节点的第一节点信号而向第二节点发送第一时钟信号；第二输入单元，被配置为响应于第一时钟信号而向第一节点发送第一输入信号；上拉单元，被配置为响应于施加到第二节点的第二节点信号而上拉第一中间信号；下拉单元，被配置为响应于第一节点信号而下拉第一中间信号；驱动控制单元，被配置为响应于第一驱动信号而使下拉单元失活；保持单元，被配置为响应于第一时钟信号而保持第二节点信号；以及稳定化单元，被配置为响应于第二节点信号和第二时钟信号而使第一中间信号稳定。
[0011]在示例实施例中，第一输入单元包括第一晶体管，第一晶体管具有连接到第一节点的栅电极、向其施加第一时钟信号的源电极以及连接到第二节点的漏电极。第二输入单元可以包括第二晶体管，第二晶体管具有向其施加第一时钟信号的栅电极、向其施加第一输入信号的源电极以及连接到第一节点的漏电极。上拉单元可以包括第三晶体管，第三晶体管具有连接到第二节点的栅电极、向其施加第一驱动信号的源电极以及连接到用于输出第一中间信号的输出端的漏电极。下拉单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加第二时钟信号的源电极以及连接到输出端的漏电极。驱动控制单元可以包括第五晶体管，第五晶体管具有向其施加第一驱动信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极。保持单元可以包括第六晶体管，第六晶体管具有向其施加第一时钟信号的栅电极和源电极以及连接到第二节点的漏电极。
[0012]在示例实施例中，稳定化单元包括串联连接的第七晶体管和第八晶体管。第七晶体管可以包括连接到第二节点的栅电极、向其施加第一中间信号的上拉电压的源电极以及连接到第八晶体管的源电极的漏电极。第八晶体管可以包括向其施加第二时钟信号的栅电极、连接到第七晶体管的漏电极的源电极以及连接到第一节点的漏电极。
[0013]在示例实施例中，第二驱动块包括:第一输入单元，被配置为响应于施加到第一节点的第一节点信号而向第二节点发送第二时钟信号；第二输入单元，被配置为响应于第二时钟信号而向第一节点发送第二输入信号；上拉单元，被配置为响应于施加到第二节点的第二节点信号而上拉第二中间信号；下拉单元，被配置为响应于第一节点信号而下拉第二中间信号；驱动控制单元，被配置为响应于第二驱动信号而使下拉单元失活；保持单元，被配置为响应于第二时钟信号而保持第二节点信号；以及稳定化单元，被配置为响应于第二节点信号和第一时钟信号而使第二中间信号稳定。
[0014]在示例实施例中，第一输入单元包括第一晶体管，第一晶体管具有连接到第一节点的栅电极、向其施加第二时钟信号的源电极以及连接到第二节点的漏电极。第二输入单元可以包括第二晶体管，第二晶体管具有向其施加第二时钟信号的栅电极、向其施加第二输入信号的源电极以及连接到第一节点的漏电极。上拉单元可以包括第三晶体管，第三晶体管具有连接到第二节点的栅电极、向其施加第二驱动信号的源电极以及连接到用于输出第二中间信号的输出端的漏电极。下拉单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加第一时钟信号的源电极以及连接到输出端的漏电极。驱动控制单元可以包括第五晶体管，第五晶体管具有向其施加第二驱动信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极。保持单元可以包括第六晶体管，第六晶体管具有向其施加第二时钟信号的栅电极和源电极以及连接到第二节点的漏电极。
[0015]在示例实施例中，缓冲块包括:第一输入单元，被配置为响应于第一中间信号而向第一节点发送高DC电压，并且响应于第一中间信号而向第二节点发送低DC电压；第二输入单元，被配置为响应于第二中间信号而向第一节点发送低DC电压；第一保持单元，被配置为响应于施加到第一节点的第一节点信号而保持施加到第二节点的第二节点信号；上拉单元，被配置为响应于第二节点信号而上拉发射控制信号；以及下拉单元，被配置为响应于第一节点信号而下拉发射控制信号。
[0016]在示例实施例中，第一输入单元包括:第一晶体管，第一晶体管具有向其施加第一中间信号的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极；以及第二晶体管，第二晶体管具有向其施加第一中间信号的栅电极、向其施加低DC电压的源电极以及连接到第二节点的漏电极。
[0017]在示例实施例中，第二输入单元包括第三晶体管，第三晶体管具有向其施加第二中间信号的栅电极、向其施加低DC电压的源电极以及连接到第一节点的漏电极。第一保持单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加高DC电压的源电极以及连接到第二节点的漏电极。上拉单元可以包括第五晶体管，第五晶体管具有连接到第二节点的栅电极、向其施加高DC电压的源电极以及连接到用于输出发射控制信号的发射控制信号输出端的漏电极。下拉单元可以包括第六晶体管，第六晶体管具有连接到第一节点的栅电极、向其施加低DC电压的源电极以及连接到发射控制信号输出端的漏电极。
[0018]在示例实施例中，下拉单元包括串联连接的第一下拉晶体管和第二下拉晶体管。第一下拉晶体管可以包括连接到第一节点的栅电极、连接到第二下拉晶体管的漏电极的源电极以及连接到发射控制信号输出端的漏电极。第二下拉晶体管可以包括向其施加第三时钟信号的栅电极、连接到栅电极的源电极以及连接到第一下拉晶体管的源电极的漏电极。
[0019]在示例实施例中，第二输入单元包括第三晶体管，第三晶体管具有向其施加第二中间信号的栅电极、向其施加低DC电压的源电极以及连接到第一节点的漏电极。第一保持单元可以包括第四晶体管，第四晶体管具有连接到第一节点的栅电极、向其施加高DC电压的源电极以及连接到第二节点的漏电极。上拉单元可以包括第五晶体管，第五晶体管具有连接到第二节点的栅电极、向其施加高DC电压的源电极以及连接到发射控制信号输出端的漏电极。
[0020]在示例实施例中，缓冲块还包括被配置为响应于第二节点信号而保持第一节点信号的第二保持单元。第二保持单元可以包括保持晶体管，保持晶体管具有连接到第二节点的栅电极、向其施加高DC电压的源电极以及连接到第一节点的漏电极。
[0021]另一方面在于一种制造显示装置的方法，所述显示装置包括:显示面板，具有多个像素；数据驱动器，被配置为向显示面板输出多个数据信号；扫描驱动器，包括多个扫描级，每个扫描级向显示面板输出扫描信号；以及发射驱动器，包括多个级，每个级向显示面板输出发射控制信号。发射驱动器的每个级可以包括:第一驱动块，被配置为接收第一输入信号、第一时钟信号、第二时钟信号和第一驱动信号，并且响应于第一输入信号和第一驱动信号而输出第一中间信号；第二驱动块，被配置为接收第二输入信号、第一时钟信号、第二时钟信号和第二驱动信号并且响应于第二输入信号和第二驱动信号而输出第二中间信号；以及缓冲块，被配置为接收第一中间信号和第二中间信号，并且响应于第一中间信号和第二中间信号而输出发射控制信号。缓冲块可以选择性地输出发射控制信号从而在顺序发射模式或在同时发射模式下操作，在顺序发射模式下发射控制信号从多个级中的每个级顺序地输出，在同时发射模式下发射控制信号从多个级中的每个级同时输出。缓冲块可以基于第一中间信号具有低电压电平的时间点和第二中间信号具有低电压电平的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。
[0022]在不例实施例中，缓冲块在第一中间信号具有低电压电平时输出具有第一电压电平的发射控制信号，并且在第二中间信号具有低电压电平时输出具有比第一电压电平低的第二电压电平的发射控制信号。
[0023]在示例实施例中，当发射驱动器在顺序发射模式下操作时，第一驱动信号和第二驱动信号被保持为具有高电压电平。当发射驱动器在同时发射模式下操作时，第一输入信号、第二输入信号、第一时钟信号和第二时钟信号可以被保持为具有高电压电平。
[0024]在示例实施例中，第一驱动块包括:第一输入单元，被配置为响应于施加到第一节点的第一节点信号而向第二节点发送第一时钟信号；第二输入单元，被配置为响应于第一时钟信号而向第一节点发送第一输入信号；上拉单元，被配置为响应于施加到第二节点的第二节点信号而上拉第一中间信号；下拉单元，被配置为响应于第一节点信号而下拉第一中间信号；驱动控制单元，被配置为响应于第一驱动信号而使下拉单元失活；保持单元，被配置为响应于第一时钟信号而保持第二节点信号；以及稳定化单元，被配置为响应于第二节点信号和第二时钟信号而使第一中间信号稳定。
[0025]在示例实施例中，缓冲块包括:第一输入单元，被配置为响应于第一中间信号而向第一节点发送高DC电压，并且响应于第一中间信号而向第二节点发送低DC电压；第二输入单元，被配置为响应于第二中间信号而向第一节点发送低DC电压；保持单元，被配置为响应于施加到第一节点的第一节点信号而保持施加到第二节点的第二节点信号；上拉单元，被配置为响应于第二节点信号而上拉发射控制信号；以及下拉单元，被配置为响应于第一节点信号而下拉发射控制信号。
[0026]因此，根据示例实施例的发射驱动器和具有该发射驱动器的显示装置基于时钟信号和驱动信号的时序而选择性地且多样化地输出发射信号，从而在各个发射模式(即，顺序发射模式和同时发射模式)下操作。因此，通过调节时钟信号和驱动信号的时序，可以简化在各种显示模式(例如，三维(3D)立体图像显示模式等)下驱动显示装置，并且可以提高图像质量。此外，通过缓冲块的操作和电路配置，可以改善发射控制信号的下降速度(即，下拉速度或响应速度)。
[0027]另外，通过调节驱动信号(在同时发射模式下)的时序或者输入信号(在顺序发射模式下)的时序，可以自由地控制占空比。
[0028]另一方面在于用于显示装置的发射驱动器，所述发射驱动器包括多个级，所述多个级中的每个级被配置为输出发射控制信号。多个级中的每个级包括:第一驱动块，被配置为i)接收第一输入信号、第一时钟信号和第二时钟信号以及第一驱动信号；ii)至少部分地基于第一输入信号和第一驱动信号而输出第一中间信号。每个级还包括:第二驱动块，被配置为i)接收第二输入信号、第一时钟信号和第二时钟信号以及第二驱动信号；ii)至少部分地基于第二输入信号和第二驱动信号而输出第二中间信号。每个级还包括:缓冲块，被配置为i)接收第一中间信号和第二中间信号；ii)至少部分地基于第一中间信号和第二中间信号而输出发射控制信号，其中，缓冲块还被配置为选择性地输出发射控制信号，从而在顺序发射模式下或在同时发射模式下操作。所述级被配置为i)在顺序发射模式下顺序地输出多个发射控制信号；ii)在同时发射模式下基本同时地输出多个发射控制信号。缓冲块还被配置为至少部分地基于第一中间信号具有低电压电平时的时间点与第二中间信号具有低电压电平时的时间点之间的间隔来确定发射控制信号具有第一电压电平的持续时间。
[0029]在上面的发射驱动器中，缓冲块还被配置为i)当第一中间信号具有低电压电平时，输出具有第一电压电平的发射控制信号；ii)当第二中间信号具有低电压电平时，输出具有比第一电压电平低的第二电压电平的发射控制信号。
[0030]在上面的发射驱动器中，发射控制信号的上升沿与第一中间信号的下降沿基本同步，其中，发射控制信号的下降沿与第二中间信号的下降沿基本同步。
[0031]在上面的发射驱动器中，第一驱动信号和第二驱动信号被配置为当发射驱动器在顺序发射模式下操作时保持为具有高电压电平，其中，第一输入信号和第二输入信号以及第一时钟信号和第二时钟信号被配置为当发射驱动器在同时发射模式下操作时保持为具有高电压电平。
[0032]在上面的发射驱动器中，第一驱动块包括:第一输入单元，被配置为至少部分地基于被配置为施加到第一节点的第一节点信号而向第二节点发送第一时钟信号；第二输入单元，被配置为至少部分地基于第一时钟信号而向第一节点发送第一输入信号；以及上拉单元，被配置为至少部分地基于被配置为施加到第二节点的第二节点信号而上拉第一中间信号。在上面的发射驱动器中，第一驱动块还包括:下拉单元，被配置为至少部分地基于第一节点信号而下拉第一中间信号；驱动控制器，被配置为至少部分地基于第一驱动信号而使下拉单元失活；保持单元，被配置为至少部分地基于第一时钟信号而保持第二节点信号；以及稳定化单元，被配置为至少部分地基于第二节点信号和第二时钟信号而使第一中间信号稳定。