个方面。其中，
[0029]图1示出现有技术中的一种主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图；
[0030]图2示出依据本发明的一实施方式的主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图；
[0031]图3A示出图2的像素补偿电路工作于第一点亮期间的状态示意图；
[0032]图3B示出图3A的像素补偿电路的三种控制信号在第一点亮期间的时序波形图；
[0033]图4A示出图2的像素补偿电路工作于复位期间的状态示意图；
[0034]图4B示出图4A的像素补偿电路的三种控制信号在复位期间的时序波形图；
[0035]图5A示出图2的像素补偿电路工作于补偿期间的状态示意图；
[0036]图5B示出图5A的像素补偿电路的三种控制信号在补偿期间的时序波形图；
[0037]图6A示出图2的像素补偿电路工作于第二点亮期间的状态示意图；以及
[0038]图6B示出图6A的像素补偿电路的三种控制信号在第二点亮期间的时序波形图。
【具体实施方式】
[0039]为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
[0040]下面参照附图，对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0041]图1示出现有技术中的一种主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图。参照图1，现有的像素补偿电路为一“2T1C”架构，这里的2T即薄膜晶体管T11和薄膜晶体管T12，1C即为薄膜晶体管T12的栅极与源极之间所跨接的存储电容C11。亦即，术语“mTnC”表示薄膜晶体管的数目为m，存储电容的数目为n，m、η均为自然数。
[0042]其中，薄膜晶体管Τ11的栅极电性连接至一扫描信号S11，源极用于接收一数据电压信号Vdatal，漏极与薄膜晶体管T12的栅极相连接。薄膜晶体管T12的源极电性连接至一公共电压VDD1，漏极经由有机发光二极管0LED1连接至一接地电压VSS1。当驱动发光时，公共电压VDD1上面会有电流流过，由于面板上的VDD1连接至每一像素，且公共电压VDD1金属传输线本身具有阻抗，因而该公共电压VDD1对于不同的像素会存在差异。如前所述，由于不同像素间存在电流差异，即使接收相同的数据电压信号，流经0LED1的电流也会不同，进而使面板显示不均匀。如前文所述，现有的某些像素补偿电路虽然能够补偿阈值电压与电流下降所造成的均匀度补偿，但并不能改善有机发光二极管其他的关键性能指标，诸如响应时间(response time)、图像残留(image retent1n)及绝对黑时的亮度。
[0043]为了解决现有技术中的上述缺陷或不足，本发明揭露了一种新颖的像素补偿电路。图2示出依据本发明的一实施方式的主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图。
[0044]参照图2，在该实施方式中，本发明的像素补偿电路采用“8T1C”架构，其包括第一开关T1、第二开关T2、第三开关T3、第四开关T4、第五开关T5、第六开关T6、第七开关T7、第八开关T8以及存储电容C1。例如，第一开关T1至第八开关T8均为一 P型薄膜晶体管，当栅极施加低电平电压时，开关导通；当栅极施加高电平电压时，开关截止(或称为关断)。
[0045]具体而言，第一开关T1的漏极电性親接至一参考电压Vref。第一开关T1的栅极用以接收一第二控制信号S2。第二开关T2的栅极用以接收一第一控制信号S1。第二开关T2的漏极电性耦接至一初始电压Vini。第三开关T3的栅极用以接收第二控制信号S2。第三开关T3的漏极电性耦接至第二开关T2的源极。第四开关T4的栅极用以接收第二控制信号S2。第四开关T4的源极电性耦接至第三开关T3的漏极。在一实施例中，开关T3和开关T4可集成于同一集成芯片中，该芯片包括两个开关，每一开关均对应不同的出线接脚。
[0046]第五开关T5的栅极电性耦接至第三开关T3的源极。第五开关T5的漏极电性耦接至第四开关T4的漏极。第六开关T6的栅极用以接收一第三控制信号S3。第六开关T6的源极电性耦接至一第一电压VDD。第六开关T6的漏极电性耦接至第一开关T1的源极。第七开关T7的栅极电性耦接至第六开关T6的栅极。第七开关T7的源极电性耦接至第六开关T6的漏极。第七开关T7的漏极电性耦接至第五开关T5的源极。第八开关T8的栅极用以接收第二控制信号S2。第八开关T8的源极电性耦接至一数据电压Vdata。第八开关T8的漏极电性耦接至第五开关T5的源极以及第七开关T7的漏极。在一实施例中，开关T6和开关T7也可集成于同一集成芯片中，该芯片包括两个开关，每一开关均对应不同的出线接脚。
[0047]存储电容C1的第一端电性耦接第一开关T1的源极和第六开关T6的漏极。存储电容C1的第二端电性耦接至第三开关T3的源极以及第五开关T5的栅极。有机发光二极管OLED的阳极电性耦接第五开关T5的漏极，其阴极电性耦接至一第二电压VSS。第二电压VSS小于第一电压VDD。
[0048]以下将透过图3Α至图6Α详细描述图2的像素补偿电路的工作过程。其中，图3Α示出图2的像素补偿电路工作于第一点亮期间的状态示意图。图3Β示出图3Α的像素补偿电路的三种控制信号在第一点亮期间的时序波形图。
[0049]如图3Α和图3Β所示，本发明的像素补偿电路由第一控制信号S1、第二控制信号S2和第三控制信号S3的组合予以控制。根据上述三种控制信号的时序，可周期性地依次对应于一第一点亮期间(first emiss1n per1d) tU一复位期间(reset per1d)t2、一补偿期间(compensat1n per1d) t3 以及一第二点亮期间(second emiss1n per1d) t4。
[0050]当该电路工作于第一点亮期间tl时，第一控制信号S1为一高电平信号，第二控制信号S2为一高电平信号，第三控制信号S3为一低电平信号。对应地，第一开关T1、第二开关T2、第三开关T3、第四开关T4和第八开关T8处于关断状态；第五开关T5、第六开关T6和第七开关T7均处于开通状态，如此一来，第一电压VDD、第六开关T6、第七开关T7、第五开关T5、有机发光二极管0LED和第二电压VSS形成一导电通路，有机发光二极管0LED处于点亮状态。
[0051]图4A示出图2的像素补偿电路工作于复位期间的状态示意图。图4B示出图4A的像素补偿电路的三种控制信号在复位期间的时序波形图。
[0052]参照图4A和图4B，在第一点亮期间tl结束后，像素补偿电路工作在初始化复位期间t2。此时，第一控制信号S1从高电平跳变为低电平，第二控制信号S2从高电平跳变为低电平，第三控制信号S3从低电平跳变为高电平。亦即，从第一点亮期间tl进入复位期间t2之后，第一控制信号S1、第二控制信号S2和第三控制信号S3的电平状态均发生了变化。对应地，第六开关T6和第七开关T7均处于关断状态，第一开关T1、第二开关T2、第三开关T3、第四开关T4、第五开关T5和第八开关T8处于开通状态。
[0053]图5A示出图2的像素补偿电路工作于补偿期间的状态示意图。图5B示出图5A的像素补偿电路的三种控制信号在补偿期间的时序波形图。
[0054]参照图5A和图5B，在复位期间t2结束后，像素补偿电路工作在补偿期间t3。此时，第一控制信号S1从低电平跳变为高电平，第二控制信号S2保持低电平不变，第三控制信号S3保持高电平不变。对应地，第二开关T2、第六开关T6和第七开关T7均处于关断状态，第一开关T1、第三开关T3、第四开关T4、第五开关T5和第八开关T8处于开通状态。
[0055]图6A示出图2的像素补偿电路工作于第二点亮期间的状态示意图。图6B示出图6A的像素补偿电路的三种控制信号在第二点亮期间的时序波形图。
[0056]参照图