液晶显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置，特别是涉及一种液晶显示装置。
【背景技术】
[0002]在现有红绿蓝白(RGBW)画素结构的液晶显示装置中，为了减小源极集成芯片(Source Integrated Circuit ；Source IC)的引脚(pin)数量，通常会使用分路器(Demultiplexer ;DE-Mux)将源极集成芯片之一扇出线(fan-out line)分成多条输出线，分路器接着控制各输出线导通与不导通，最后根据各输出线的导通与不导通以及扫描线的导通与不导通将需写入显示区域的画素的数据通过数据线写入画素。
[0003]然而上述控制方式会导致同一扇出线对应的多条输出线由相同的极性驱动，使得液晶在极性反转的过程中实现的是帧反转(frame invers1n)模式，造成画面闪烁(flicker)的问题，尤其是在RGBW的画素结构中，一条扇出线分成四条输出线，议会造成互扰(crosstalk)现象发生，影响液晶显示装置的性能。
[0004]因此需要对现有技术中的问题提出解决方法。
【发明内容】
[0005]本发明的目的在于提供一种液晶显示装置，其能解决现有技术中画面闪烁及互扰的问题。
[0006]为解决上述问题，本发明提供的一种液晶显示装置包括:一液晶面板；至少一源极驱动单元，设置于所述液晶面板上且包括至少一第一扇出线以及至少一第二扇出线交替设置；至少一分路器，设置于所述液晶面板上且电性耦接至所述第一扇出线及所述第二扇出线，所述分路器包括若干条总线、若干条第一输出线以及若干条第二输出线，各总线电性耦接至这些第一输出线之其中一者以及这些第二输出线之其中一者；以及若干个画素单元，各画素单元包括四个子画素，第N列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第一输出线及第四条第一输出线，第二个子画素及第三个子画素分别电性耦接至第二条第二输出线及第三条第二输出线，第N+1列画素单元的四个子画素中，第一个子画素及第四个子画素分别电性耦接至第一条第二输出线及第四条第二输出线，第二个子画素及第三个子画素分别电性耦接至第二条第一输出线及第三条第一输出线，N为大于或等于1的奇数。
[0007]在本发明的液晶显示装置中，所述第一极性信号及所述第二极性信号具有相反极性。
[0008]在本发明的液晶显示装置中，以每四个图框为一组，所述第一极性信号在每组的第1个图框及第4个图框具有相同的极性，所述第一极性信号在每组的第2个图框及第3个图框具有相同的极性。
[0009]在本发明的液晶显示装置中，以每四个图框为一组，所述第二极性信号在在每组的第1个图框及第4个图框具有相同的极性，所述第二极性信号在在每组的第2个图框及第3个具有相同的极性。
[0010]在本发明的液晶显示装置中，各总线用于控制所述第一极性信号及所述第二极性信号输出至这些第一输出线之其中一者以及这些第二输出线之其中一者。
[0011]在本发明的液晶显示装置中，进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第二条总线，导通偶数条扫描线时，依序使能第三条总线及第四条总线。
[0012]在本发明的液晶显示装置中，于偶数图框，导通奇数条扫描线时，依序使能第三条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第二条总线。
[0013]在本发明的液晶显示装置中，进一步包括若干条扫描线且包括四条总线，这些扫描线电性耦接至这些画素单元，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第三条总线，导通偶数条扫描线时，依序使能第二条总线及第四条总线。
[0014]在本发明的液晶显示装置中，于偶数图框，导通奇数条扫描线时，依序使能第二条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第三条总线。
[0015]在本发明的液晶显示装置中，所述四个子画素为红色子画素、绿色子画素、蓝色子画素以及白色子画素。
[0016]相较于现有技术，本发明之液晶显示装置不仅能改善现有技术中画面闪烁及互扰的问题，与现有技术采用点反转的架构相比，具有消耗更少功率的优点。
[0017]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0018]图1为根据本发明一实施例之液晶显示装置；
[0019]图2为第一扇出线输出的第一极性信号及第二扇出线输出的第二极性信号的波形图；
[0020]图3为根据本发明一第一实施例之驱动时序图；
[0021]图4为图框1时画素单元的驱动极性；
[0022]图5为图框2时画素单元的驱动极性；
[0023]图6为图4及图5迭加后的驱动极性；
[0024]图7为根据本发明一第二实施例之驱动时序图；
[0025]图8为图框1时画素单元的驱动极性；
[0026]图9为图框2时画素单元的驱动极性；以及
[0027]图10为图8及图9迭加后的驱动极性。
【具体实施方式】
[0028]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
[0029]请参阅图1，图1为根据本发明一实施例之液晶显示装置1。
[0030]所述液晶显示装置1包括一液晶面板10、至少一源极驱动单元12 (图中显示一个源极驱动单元12)、至少一分路器14(图中显示一个分路器14)、若干个画素单元16、若干条扫描线G1-G4以及若干条数据线D1-D8。
[0031]所述源极驱动单元12设置于所述液晶面板10上且包括至少一第一扇出线120以及至少一第二扇出线122交替设置(图中显示一条第一扇出线120以及一条第二扇出线122)，所述第一扇出线120用于输出一第一极性信号，所述第二扇出线122用于输出一第二极性信号。所述第一极性信号及所述第二极性信号具有相反极性。当所述第一极性信号为正极性信号及负极性信号之其中一者时，所述第二极性信号为正极性信号及负极性信号之另外一者。正极性信号表示其电压大于共通电压(Vcom)，负极性信号表示其电压小于共通电压。
[0032]所述分路器14设置于所述液晶面板10上且电性耦接至所述第一扇出线120及所述第二扇出线122，所述分路器14包括若干条总线B1-B4、若干条第一输出线01-04以及若干条第二输出线05-08，这些第一输出线01-04及这些第二输出线05-08交替设置。各总线B1-B4电性耦接至这些第一输出线01-04之其中一者以及这些第二输出线05-08之其中一者，更明确地说，总线B1电性耦接至第一输出线01以及第二输出线05，总线B2电性耦接至第一输出线02以及第二输出线06，总线B3电性耦接至第一输出线03以及第二输出线07，总线B4电性耦接至第一输出线04以及第二输出线08。各总线B1-B4用于控制所述第一极性信号及所述第二极性信号输出至这些第一输出线01-04之其中一者以及这些第二输出线05-08之其中一者。
[0033]举例来说，当所述总线B1使能(enable)时，所述第一扇出线120输出的所述第一极性信号输出至所述第一输出线01及所述第二输出线05。当所述总线B2使能时，所述第一扇出线120输出的所述第一极性信号输出至所述第一输出线02及所述第二输出线06。
[0034]各画素单元16包括若干个子画素