液晶显示设备及goa电路的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及液晶显不技术领域，特别是涉及一种用于液晶显不设备的G0A(GateDriver On Array，数组基板行扫描驱动)电路。
【【背景技术】】
[0002]随着窄边框设计的日益流行，面板设计的周边空间被逐渐压缩，在传统的G0A电路设计中，每一级G0A电路的布线空间高度h和对应的像素尺寸是一致的，现在4k或者更高PPI(pixel per inch)产品的逐渐普及，像素的尺寸越来越小，留给GOA电路进行布线的空间高度也随之减小，由于高度收到限制，在布线时只能用更大的宽度来进行弥补，对窄边框的设计非常不利。
[0003]栅极信号点Q(n)是GOA电路中非常重要的一个电位，当栅极信号点Q(η)为高电位时，G0A电路为打开和输出的状态，当栅极信号点Q(n)为低电位时，G0A电路处于关闭状态，此时的输出也为对应的栅极信号低电位。
[0004]参考图1，绘示现有技术的一种G0A电路10架构图。所述G0A电路10包含多个G0A单元15，相互级联为多级nGOA单元15，其中第η级G0A单元对对应的一扫描线充电。所述第η级G0A单元15包括时钟电路100、下拉电路200、自举电容电路300、上拉电路400以及下拉电路500。基本的架构是由所述时钟电路100、所述下拉电路200、所述自举电容电路300以及所述上拉电路400所组成的一基本架构，所述基本架构包括的4个TFT和1个电容，由于非晶硅的可靠性问题，除了基本的架构之外，还会需要用于辅助的所述下拉电路500。所述下拉电路500主要是起到辅助下拉的作用，在栅极线关闭期间确保所述G0A电路输出和栅极信号点Q(n)处于低电位状态，提高GOA电路工作时的可靠性。
[0005]现在的设计中，往往会设计两组辅助下拉电路，它们的作用是当G0A电路处于关闭状态时对栅极信号点Q(n)进行下拉，使它处于低电位的状态，保证面板的正常工作和提升信赖性。一般情况下，辅助下拉电路由较多的TFT组件构成，它们占用的空间也比较大，这是非常不利于窄边框设计的。关于两组辅助下拉电路的说明，请参考图2。
[0006]参考图2以及图3。图2，绘示现有技术的另一种G0A电路20架构图；图3，绘示图2的G0A电路的波形图。与图1的区别在于，所述下拉电路500包括第一辅助下拉电路510以及第二辅助下拉电路520，所述第一辅助下拉电路510以及所述第二辅助下拉电路520各别由两个低频信号LC1和LC2来控制，在不同的时间段内交替工作，确保栅极线G(n)关闭的时候G0A电路的输出端和栅极信号点Q(n)都能维持低电位。低频信号LC1和低频信号LC2两个信号反相，当低频信号LC1为高电位时，辅助下来工作由所述第一辅助下拉电路510进行，此时低频信号LC2为低电位，在若干个帧(Frame)的时间之后，低频信号LC1切换为低电位，低频信号LC2切换为高电位，辅助下拉的工作由所述第二辅助下拉电路520来进行。下拉电路500还可以采用其他的形式。图3是以6级CK信号搭配低频信号LC1以及低频信号LC2大约每100个帧切换一次，以产生相对应的栅极线G(n)信号。图2中的电路一个重要的特点是每一级G0A电路只对应一条栅极线G(η)的输出。当面板采用高PPI的设计之后，由于栅极线的数量大幅度增加，相应的每一级GOA电路所能占用的最大空间高度会减少，在设计时往往需要增加布线区域的宽度，这样会造成面板外围(Border)区变宽，通过牺牲Border区的宽度来换取布线空间，这样对现在流行的窄边框设计是非常不利的。
[0007]因此，需要提出一种液晶显示设备及G0A电路，以克服上述问题。
【
【发明内容】
】
[0008]本发明的目的在于提供一种用于液晶显示设备G0A电路。
[0009]为实现上述目的，本发明提供一种用于液晶显示设备的G0A电路，所述液晶显示设备包括多条扫描线，所述G0A电路包含多个G0A单元，相互级联为多级G0A单元，各级的G0A单元对对应的一扫描线充电。所述第η级G0A单元包括ηηη下拉维持电路、上拉电路、自举电容电路、下拉电路及时钟电路。
[0010]所述下拉维持电路，连接一栅极信号点。所述上拉电路，通过所述栅极信号点与所述下拉维持电路连接。所述自举电容电路，通过所述栅极信号点与所述上拉电路连接。所述下拉电路，通过所述栅极信号点与所述自举电容电路连接。所述时钟电路，通过所述栅极信号点以及所述η扫描线与所述下拉电路连接，并接收时钟信号。
[0011]所述下拉维持电路、所述自举电容电路以及所述下拉电路共同连接至一直流低压源。
[0012]所述下拉维持电路包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管。
[0013]所述第一晶体管，其包括第一控制端连接至输入信号点以及第一输入端连接所述直流低压源。所述第二晶体管，其包括第二控制端连接至所述第一晶体管的第一输出端、第二输入端连接所述直流低压源以及第二输出端连接至输出信号点。所述第三晶体管，其包括第三控制端、第三输出端以及第三输入端，所述第三控制端以及所述第三输出端连接至直流高压源，所述第三输入端连接至所述第一输出端。所述第四晶体管，其包括第四控制端连接至所述栅极信号点、第四输出端连接至所述第三控制端以及第四输入端连接至所述输出信号点，所述输出信号点连接至所述栅极信号点。
[0014]在一优选实施例中，所述时钟电路包括第五晶体管以及第六晶体管。所述第五晶体管，其包括第五控制端连接所述栅极信号点，第五输入端接收η所述时钟信号以及第五输出端连接所述η扫描线。所述第六晶体管，其包括第六控制端连接所述栅极信号点、第六输入端接收所述η时钟信号以及第六输出端输出第η级启动信号。
[0015]在一优选实施例中，所述自举电容电路包括第一电容以及第七晶体管。所述第一电容，其两端连接所述栅极信号点以及所述η扫描线。所述第七晶体管，其包括第七控制端接收一重置信号、第七输入端连接所述直流低压源以及第七输出端连接所述η扫描线。
[0016]在一优选实施例中，所述上拉电路包括第八晶体管。所述第八晶体管，其包括第八控制端接收第(η-3)级启动信号、第八输入端连接所述第八控制端以及第八输出端连接所述栅极信号点。
[0017]在一优选实施例中，所述下拉电路包括第九晶体管以及第十晶体管。所述第九晶体管，其包括第九控制端接收第(η+3)级启动信号、第九输入端连接所述直流低压源以及第九输出端连接所述栅极信号点。所述第十晶体管，其包括第十控制端连接所述第九控制端、第十输入端连接所述直流低压源以及第十输出端连接所述η扫描线。
[0018]在一优选实施例中，所述下拉电路包括第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管。所述第九晶体管，其包括第九输入端连接所述直流低压源以及第九输出端连接所述栅极信号点。所述第十晶体管，其包括第十控制端连接所述第九控制端、第十输入端连接所述直流低压源以及第十输出端连接所述η扫描线。所述第十一晶体管，其包括第十一控制端接收正向扫描信号、第十一输入端接收第(η+3)级启动信号以及第十一输出端连接所述第十控制端。所述第十二晶体管，其包括第十二控制端接收反向扫描信号、第十二输入端接收第(η-3)级启动信号以及第十一输出端连接所述第十一输出端。
[0019]在一优选实施例中，所述上拉电路包括第十三晶体管以及第十四晶体管。所述第十三晶体管，其包括第十三控制端接收正向扫描信号、第十三输入端接收第(η-3)级启动信号以及第十三输出端连接所述栅极信号点。所述第十四晶体管，其包括第十四控制端接收反向扫描信号、第十四输入端接收第(η+3)级启动信号以及第十四输出端连接所述第十四输出端。
[0020]在一优选实施例中，所述输出信号点连接所述输入信号点。
[0021 ] 在一优选实施例中，包括如所述G0A电路的一种液晶显示设备
[0022]本发明重新优化了 G0A电路的设计，通过一组电位维持的电路和栅极信号点Q(n)连接，代替了传统设计中的下拉电路。当栅