入端输入的关闭信号V0FF为低电平为例)，具体地，
[0045]在tl时间段，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，起始信号Input为高电平，复位信号RESET为低电平，第一晶体管M1、第二晶体管M2、第三晶体管M3和第六晶体管M6均处于开启状态，第一节点为高电平，第二节点为较低电平，第四晶体管M4和第七晶体管M7均处于半开启状态，第五晶体管M5和第八晶体管M8均处于关闭状态，该G0A单元的输出模块的输出端Gate n output输出低电平。
[0046]在t2时间段，第一时钟信号CLK1为高电平，第二时钟信号CLK2为低电平，起始信号Input为低电平，复位信号RESET为低电平，第一晶体管Ml、第二晶体管M2和第六晶体管M6均处于开启状态，第一节点PU为高电平，第二节点为低电平，第三晶体管M3、第四晶体管M4、第五晶体管M5、第七晶体管M7和第八晶体管M8均处于关闭状态，该G0A单元的输出模块的输出端Gate n output输出高电平。
[0047]在t3时间段，第一时钟信号CLK1为低电平，第二时钟信号CLK2为高电平，起始信号Input为低电平，复位信号RESET为高电平，第三晶体管M3、第四晶体管M4、第五晶体管M5、第七晶体管M7和第八晶体管M8均处于开启状态，第一节点PU为低电平，第二节点为高电平，第一晶体管Ml、第二晶体管M2和第六晶体管M6均处于关闭状态，该GOA单元的输出模块的输出端Gate n output输出低电平。
[0048]本发明提供一种如上所述的阵列基板，由于该阵列基板上的G0A单元中的电容C的两个极板为位于显示区域内且相对设置的至少两条导线，从而使得G0A单元中的面积大的电容位于显示区域内，减小了 G0A单元在显示区域周围所占据的面积，进而能够实现一种更窄边框的阵列基板和显示装置。
[0049]进一步地，本发明还提供了一种显示装置，该显示装置包括如上所述的阵列基板。由于该显示装置包括如上所述的阵列基板，因此，该显示装置具有和上述显示基板相同的有益效果，此处不再进行赘述。该显示装置可以为:液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0050]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，其特征在于，包括显示区域，和设置在所述显示区域周围的栅极驱动电路，所述栅极驱动电路包括多个相互级联的GOA单元，所述GOA单元包括输出模块和电容，所述电容的一个极板与所述输出模块的控制端连接，所述电容的另一个极板与所述输出模块的输出端连接，所述电容的两个极板为位于所述显示区域内且相对设置的至少两条导线。2.根据权利要求1所述的阵列基板，其特征在于，至少两条所述导线重叠设置。3.根据权利要求2所述的阵列基板，其特征在于，还包括平行设置于所述显示区域内的多条栅线，以及与所述栅线重叠设置的多条电极线，所述GOA单元中的电容的一个极板为至少一条栅线，电容的另一个极板为至少一条电极线。4.根据权利要求3所述的阵列基板，其特征在于，所述电极线为透明导线。5.根据权利要求4所述的阵列基板，其特征在于，显示区域内还设置有像素电极，电极线与像素电极同层设置且材料相同。6.根据权利要求3?5任一项所述的阵列基板，其特征在于，所述GOA单元还包括用于控制所述输出模块输出的驱动模块，所述输出模块设置在所述显示区域的一侧，所述驱动模块设置在所述显示区域外与所述输出模块相对的另一侧。7.根据权利要求6所述的阵列基板，其特征在于，所述驱动模块包括输入单元、上拉单元、第一下拉单元、第二下拉单元和第三下拉单元，其中，所述输出模块的输入端连接一个时钟信号输入端，所述输入单元的输入端和控制端均连接起始信号输入端，所述输入单元的输出端连接第一节点；所述上拉单元的输入端和控制端均连接另一个时钟信号输入端，所述上拉单元的输出端连接第二节点；所述第一下拉单元的输入端连接所述第一节点，所述第一下拉单元的第一控制端连接复位信号输入端，所述第一下拉单元的第二控制端连接所述第二节点，所述第一下拉单元的输出端连接关闭信号输入端；所述第二下拉单元的输入端连接所述第二节点，所述第二下拉单元的控制端连接所述第一节点，所述第二下拉单元的输出端连接所述关闭信号输入端；所述第三下拉单元的输入端连接所述输出模块的输出端，所述第三下拉单元的第一控制端连接所述第二节点，所述第三下拉单元的第二控制端连接所述复位信号输入端，所述第三下拉单元的输出端连接所述关闭信号输入端。8.根据权利要求7所述的阵列基板，其特征在于，所述GOA单元中的所述输出模块的控制端与所述第一节点之间的连接线为一条所述电极线，所述输出模块的输出端与所述第三下拉单元的输入端之间的连接线为一条所述栅线，以构成所述GOA单元中的所述电容。9.根据权利要求8所述的阵列基板，其特征在于，所述栅极驱动电路还包括第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端上的第一时钟信号和所述第二时钟信号输入端上的第二时钟信号的相位相反，所述栅极驱动电路中，相邻的两个GOA单元作为一个重复单元，其中，每个所述重复单元中的第一个GOA单元中的所述输出模块的输入端连接所述第一时钟信号输入端，所述上拉单元的输入端和控制端均连接所述第二时钟信号输入端，第二个GOA单元中的所述输出模块的输入端连接所述第二时钟信号输入端，所述上拉单元的输入端和控制端均连接所述第一时钟信号输入端。10.根据权利要求9所述的阵列基板，其特征在于，每个所述重复单元中的第一个GOA单元中的所述输出模块和第二个GOA单元中的所述驱动模块，以及所述第一时钟信号输入端均设置在所述显示区域的一侧，第二个GOA单元中的所述输出模块和第一个GOA单元中的所述驱动模块，以及所述第二时钟信号输入端均设置在所述显示区域外的另一侧。11.根据权利要求10所述的阵列基板，其特征在于，所述栅极驱动电路还包括自第η个所述GOA单元中的所述栅线与所述输出模块的输出端连接的一端延伸出的起始信号输入线，所述起始信号输入线连接第η+1个所述GOA单元的所述起始信号输入端；所述栅极驱动电路还包括自第η+1个所述GOA单元中的所述栅线与所述输出模块的输出端连接的一端延伸出的复位信号输入线，所述复位信号输入线连接第η个所述GOA单元的所述复位信号输入端，其中，η为大于等于1，且小于所述GOA单元总数的正整数。12.—种显示装置，其特征在于，包括如权利要求1?11任一项所述的阵列基板。
【专利摘要】本发明公开了一种阵列基板和显示装置，涉及显示技术领域，能够实现一种更窄边框的阵列基板和显示装置。该阵列基板包括显示区域，和设置在所述显示区域周围的栅极驱动电路，所述栅极驱动电路包括多个相互级联的GOA单元，所述GOA单元包括输出模块和电容，所述电容的一个极板与所述输出模块的控制端连接，所述电容的另一个极板与所述输出模块的输出端连接，所述电容的两个极板为位于所述显示区域内且相对设置的至少两条导线。本发明中的阵列基板应用于显示装置中。
【IPC分类】G09G3/20
【公开号】CN105427791
【申请号】CN201610006594
【发明人】姚之晓, 田明, 王俊伟, 刘家荣
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2016年3月23日
【申请日】2016年1月4日