一种goa驱动电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种G0A驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]液晶面板是显示装置的重要组成部分之一，液晶面板包括成行和成列的像素单元，在液晶面板工作时，栅极驱动信号控制像素单元中的TFT (Thin Film Transistor，薄膜晶体管)的开启和关闭，从而完成液晶面板的行扫描，实现液晶面板显示图像的功能。
[0003]栅极驱动信号是由行驱动电路生成的，常见的行驱动电路包括GOA (Gate OnArray，栅极集成)驱动电路和COF(Chip On Film，覆晶薄膜)驱动电路两种，由于GOA驱动电路具有窄边框、成本低的优点，故被广泛使用在显示装置中。
[0004]但由于G0A驱动电路中的TFT对温度较为敏感，在液晶面板进行高低温测试的高温场景下，G0A电路中的上拉控制节点的噪声被放大，使得通过上拉控制节点的电流增大，从而使得上拉控制模块控制的上拉模块中的晶体管在一帧的时间中多次开启，产生多行输出的问题，使得液晶面板显示异常。
【发明内容】
[0005]本发明的目的在于提供一种G0A驱动电路及其驱动方法、显示装置，用于避免显示装置产生多行输出的问题，保证显示装置中的液晶面板正常显示。
[0006]为了实现上述目的，本发明提供如下技术方案:
[0007]第一方面，本发明提供一种G0A驱动电路，包括输入模块、复位模块、下拉模块、下拉控制模块和上拉模块；其中，
[0008]所述输入模块连接输入信号端和上拉控制节点，用于接收所述输入信号端的信号，将所述输入信号端的信号传输至所述上拉控制节点；
[0009]所述复位模块连接复位信号端、所述上拉控制节点、低电平端和所述G0A驱动电路的输出端，用于根据所述复位信号端的信号，对所述上拉控制节点和所述G0A驱动电路的输出端进行复位；
[0010]所述下拉模块连接第一时钟信号端、所述低电平端、下拉控制节点和所述G0A驱动电路的输出端，用于根据所述第一时钟信号端的信号和所述下拉控制节点的信号，将所述上拉控制节点的信号和所述G0A驱动电路的输出端的信号下拉为低电平信号；
[0011]所述下拉控制模块连接噪声消除信号端、所述低电平端、所述下拉控制节点和所述上拉控制节点，用于根据所述噪声消除信号端的信号，生成所述下拉控制节点的控制信号，利用控制信号控制所述下拉模块将所述上拉控制节点的噪声高电平信号下拉为低电平信号;
[0012]所述上拉模块连接第二时钟信号端、所述上拉控制节点和所述G0A驱动电路的输出端，用于根据所述第二时钟信号端的信号和所述上拉控制节点的信号，将所述G0A驱动电路的输出端的信号上拉为高电平信号。
[0013]第二方面，本发明提供一种G0A驱动电路的驱动方法，包括:
[0014]输入模块接收输入信号端的非工作信号，停止工作；
[0015]下拉控制模块接收噪声消除信号端的工作信号，将所述噪声消除信号端的工作信号传输至下拉控制节点，作为所述下拉控制节点的控制信号；
[0016]下拉模块接收所述下拉控制节点的控制信号和低电平端的低电平信号，将所述低电平端的低电平信号传输至上拉控制节点和所述G0A驱动电路的输出端，将所述上拉控制节点的噪声高电平信号下拉为低电平信号，且所述G0A驱动电路的输出端输出低电平信号。
[0017]第三方面，本发明提供一种显示装置，包括多个级联的上述方案中的GOA驱动电路。
[0018]本发明提供的G0A驱动电路及其驱动方法、显示装置中，G0A驱动电路包括输入模块、复位模块、下拉模块、下拉控制模块和上拉模块；与现有技术中高温场景下上拉控制节点的噪声被放大的G0A驱动电路相比，本发明中的下拉控制模块能够根据噪声消除信号端的信号，生成下拉控制节点的控制信号，利用控制信号控制下拉模块将上拉控制节点的噪声高电平信号下拉为低电平信号，从而消除噪声，避免上拉控制节点的噪声被放大而引起的上拉控制节点的电流增大，从而避免产生多行输出的问题，保证显示装置中的液晶面板正常显示。
【附图说明】
[0019]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0020]图1为本发明实施例一中G0A驱动电路的结构示意图；
[0021]图2为与图1、图3中的G0A驱动电路对应的信号时序图；
[0022]图3为本发明实施例二中G0A驱动电路的结构示意图；
[0023]图4为本发明实施例三中显示装置中多个级联的G0A驱动电路的结构示意图；
[0024]图5为与图4中显示装置中多个级联的G0A驱动电路对应的信号时序图。
【具体实施方式】
[0025]为了进一步说明本发明实施例提供的G0A驱动电路及其驱动方法、显示装置，下面结合说明书附图进行详细描述。
[0026]实施例一
[0027]请参阅图1，本发明实施例提供的GOA (Gate On Array，栅极集成)驱动电路包括输入模块P1、复位模块P2、下拉模块P3、下拉控制模块P4和上拉模块P5 ;输入模块P1连接输入信号端INPUT和上拉控制节点;复位模块P2连接复位信号端RESET、上拉控制节点PU、低电平端VSS和G0A驱动电路的输出端OUTPUT ;下拉模块P3连接第一时钟信号端CLK1、低电平端VSS、下拉控制节点ro和G0A驱动电路的输出端OUTPUT ;下拉控制模块P4连接噪声消除信号端CLK_HD、低电平端VSS、下拉控制节点ro和上拉控制节点PU，用于根据噪声消除信号端CLK_HD的信号，生成下拉控制节点ro的控制信号，利用控制信号控制下拉模块P3将上拉控制节点的噪声高电平信号下拉为低电平信号；上拉模块P5连接第二时钟信号端CLK2、上拉控制节点PU和GOA驱动电路的输出端OUTPUT。
[0028]请参阅图2，图2为图1所示GOA驱动电路对应的信号时序图，下面将结合上述GOA驱动电路，以各个模块的工作信号为高电平信号为例，对上述GOA驱动电路的驱动方法进行相关说明，上述G0A驱动电路的驱动方法包括:
[0029]A-B阶段，输入信号端INPUT的信号和第一时钟信号端CLK1的信号均为高电平信号，第二时钟信号端CLK2的信号、噪声消除信号端CLK_HD的信号和复位信号端RESET的信号均为低电平信号；输入模块P1接收输入信号端INPUT的高电平信号，将高电平信号传输至上拉控制节点PU ;上拉模块P5接收上拉控制节点的高电平信号和第二时钟信号端CLK2的低电平信号，将第二时钟信号端CLK2的低电平信号传输至G0A驱动电路的输出端OUTPUT ;下拉模块P3接收第一时钟信号端CLK1的高电平信号和低电平端VSS的低电平信号，将低电平端VSS的低电平信号传输至G0A驱动电路的输出端OUTPUT ；G0A驱动电路的输出端OUTPUT输出低电平信号。
[0030]B-C阶段，输入信号端INPUT的信号、噪声消除信号端CLK_HD的信号和第一时钟信号端CLK1的信号均为高电平信号，第二时钟信号端CLK2的信号和复位信号端RESET的信号均为低电平信号；输入模块P1接收输入信号端INPUT的高电平信号，将高电平信号传输至上拉控制节点PU ;上拉模块P5接收上拉控制节点的高电平信号和第二时钟信号端CLK2的低电平信号，将第二时钟信号端CLK2的低电平信号传输至G0A驱动电路的输出端OUTPUT ;下拉控制模块P4接收噪声消除信号端CLK_HD的高电平信号和低电平端VSS的低电平信号，将低电平端VSS的低电平信号传输至下拉控制节点ro ;下拉模块P3接收第一时钟信号端CLK1的高电平信号和低电平端VSS的低电平信号，将低电平端VSS的低电平信号传输至G0A驱动电路的输出端OUTPUT ；G0A驱动电路的输出端OUTPUT输出低电平信号。
[0031]C-D阶段，输入信号端INPUT的信号、噪声消除信号端CLK_HD的信号和第二时钟信号端CLK2的信号均为高电平信号，第一时钟信号端CLK1的信号和复位信号端RESET的信号均为低电平信号；输入模块P1接收输入信号端INPUT的高电平信号，将输入信号端INPUT的高电平信号传输至上拉控制节点;上拉模块P5接收上拉控制节点的高电平信号和第二时钟信号端CLK2的高电平信号，将第二时钟信号端CLK2的高电平信号传输至G0A驱动电路的输出端OUTPUT ;下拉模块P3接收第一时钟信号端CLK1的低电平信号，下拉模块P3并不工作；G0A驱动电路的输出端OUTPUT输出高电平信号。
[0032]D-E阶段，噪声消除信号端CLK_HD的信号和第二时钟信号端CLK2的信号均为高电平信号，输入信号端INPUT的信号、第一时钟信号端CLK1的信号和复位信号端RESET的信号均为低电平信号；输入模块P1接收输入信号端INPUT的低电平信号，输入模块P1并不工作；上拉模块P5利用自举效应为上拉控制节点提供高电平信号；下拉控