栅极驱动器及使用其的显示装置的制造方法
【技术领域】
[0001]本公开涉及一种栅极驱动器及使用其的显示装置，且特别涉及一种具有功能类似于RS锁存器的锁存电路的栅极驱动器及使用其的显示装置。
【背景技术】
[0002]近来，像是液晶显示器(liquid crystal display，LCD)以及有机发光二极管(organic Iight-Emitting d1de,0LED)显示器的显示装置被广泛地应用在便携式计算机系统、电视及其他电子装置当中。为了显示图像，显示装置需要栅极驱动器以执行扫描功會K。
[0003]然而，由于传统栅极驱动器中使用了大量的晶体管以及信号输入，栅极驱动器的布局面积以及功耗相当地大。因此，传统的栅极驱动器并不适合用来发展窄边或无边框的显示面板。
[0004]因此，如何提供一种具有较小布局面积以及较低功耗的栅极驱动器及使用其的显示装置，乃目前业界所致力的课题之一。
【发明内容】
[0005]本公开是有关一种栅极驱动器及使用其的显示装置。本公开的栅极驱动器/显示装置使用较少的元件以及输入信号。因此，可减少本公开的栅极驱动器/显示装置的布局面积以及功耗。此外，本公开的栅极驱动器可使用在多区(mult1-zone)显示装置当中。由于栅极驱动器可针对多区显示装置的各个显示区域分别执行适应性的扫描功能，故可降低多区显示装置的功耗。
[0006]依据本公开的一实施例，提供一种栅极驱动器。栅极驱动器包括彼此串接的多个栅极驱动电路，用以依序输出多个第一栅极信号，其中这些栅极驱动电路中的第i级栅极驱动电路(i为整数)包括锁存电路以及第一输出电路。锁存电路包括用以接收这些栅极驱动电路中的一第(1-Ι)级栅极驱动电路的这些第一栅极信号中的一第(1-Ι)个第一栅极信号的第一输入、用以接收一第一时钟信号的第二输入、用以响应于该第(1-1)个第一栅极信号以及该第一时钟信号输出第一输出信号的第一输出、以及用以输出第二输出信号的第二输出，该第二输出信号该第一输出信号的一反相信号。第一输出电路用以输出第i个第一栅极信号，其包括第一晶体管、第二晶体管以及电容。第一晶体管具有耦接至该第一输出的控制端、耦接至用以接收第二时钟信号的第一时钟输入的第一端、以及耦接至用以输出该第i个第一栅极信号的第一输出节点的第二端。第二晶体管具有耦接至该第二输出的控制端、耦接至该第一输出节点的第一端、以及耦接至参考信号的第二端。电容耦接于该第一晶体管的该控制端以及该第一输出节点之间。
[0007]依据本公开的另一实施例，提供一种显示装置。显示装置包括用以显示第一图像的第一显示区域、以及用以将多个第一栅极信号输出至该第一显示区域的第一栅极驱动器。第一栅极驱动器包括彼此串接的多个栅极驱动电路，用以依序输出多个第一栅极信号，其中这些栅极驱动电路中的第i级栅极驱动电路α为整数)包括锁存电路以及第一输出电路。锁存电路包括用以接收这些栅极驱动电路中的一第α-1)级栅极驱动电路的这些第一栅极信号中的一第(1-l)个第一栅极信号的第一输入、用以接收一第一时钟信号的第二输入、用以响应于该第(1-l)个第一栅极信号以及该第一时钟信号输出第一输出信号的第一输出、以及用以输出第二输出信号的第二输出，该第二输出信号是该第一输出信号的一反相信号。第一输出电路用以输出第i个第一栅极信号，其包括第一晶体管、第二晶体管以及电容。第一晶体管具有耦接至该第一输出的控制端、耦接至用以接收第二时钟信号的第一时钟输入的第一端、以及耦接至用以输出该第i个第一栅极信号的第一输出节点的第二端。第二晶体管具有耦接至该第二输出的控制端、耦接至该第一输出节点的第一端、以及耦接至参考信号的第二端。电容耦接于该第一晶体管的该控制端以及该第一输出节点之间。
[0008]为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下:
【附图说明】
[0009]图1绘示依据本公开的一实施例的显示装置。
[0010]图2绘示依据本公开的一实施例的栅极驱动电路的电路图。
[0011]图3绘示依据本公开的一实施例的栅极驱动电路的信号波形。
[0012]图4绘示依据本公开的一实施例的栅极驱动电路的电路图。
[0013]图5绘示依据本公开的一实施例的栅极驱动电路的电路图。
[0014]图6绘示依据本公开的一实施例的栅极驱动电路的信号波形。
[0015]图7绘示依据本公开的一实施例的栅极驱动器。
[0016]图8绘示依据本公开的一实施例的栅极驱动器的波形。
[0017]图9绘示依据本公开的一实施例的栅极驱动器。
[0018]图10绘示依据本公开的一实施例的栅极驱动器的波形。
[0019]图11绘示依据本公开的一实施例的显示装置。
[0020]图12绘示依据本公开一实施例的栅极驱动电路的电路图。
[0021]图13绘示依据本公开的一实施例的一例栅极驱动器。
[0022]图14绘示依据本公开的一实施例的栅极驱动器的波形图。
[0023]图15绘示依据本公开的一实施例的显示装置。
[0024]图16绘示依据本公开的一实施例的一例三区栅极驱动器。
[0025]图17绘示依据本公开的一实施例的三区栅极驱动器的波形。
[0026]【符号说明】
[0027]100、1100、1500:显示装置
[0028]102:显示面板
[0029]104、700、900、1104:栅极驱动器
[0030]106:数据驱动器
[0031]108、200、400、500、1108、1508、1510:栅极驱动电路
[0032]202,202f:锁存电路
[0033]204、204’:第一输出电路
[0034]1202:第二输出电路
[0035]402、402’:初始化电路
[0036]1104:双区栅极驱动器
[0037]1502:三区栅极驱动器
[0038]1504:第一栅极驱动器
[0039]1506:第二栅极驱动器
[0040]CDA:凸形显示区域
[0041]DAl:第一显示区域
[0042]DA2:第二显示区域
[0043]DA3:第三显示区域
[0044]CLKA、CLKB、CLKC、CLKD、CLKE、CLKF、CLKG、CLK ’:时钟信号
[0045]CLR:清除信号
[0046]CLear:清除端
[0047]ΙΤ1、ΙΤΓ:第一初始化晶体管
[0048]IT2、IT2’:第二初始化晶体管
[0049]INl:第一输入
[0050]ΙΝ2:第二输入
[0051]OUTl:第一输出
[0052]0UT2:第二输出
[0053]OUT:第一输出节点
[0054]OUT’:第二输出节点
[0055]CLKl:第一时钟信号
[0056]CLK2:第二时钟信号
[0057]S1:第一输出信号
[0058]S2:第二输出信号
[0059]VGL:参考信号
[0060]Tl?T8:第一至第八晶体管
[0061]Tl’?T6’:第一至第六晶体管
[0062]N1、N2、N1，、N2，:控制端
[0063]V(Nl)、V(N2)、V(N1，)、V(N2，):控制端的电压电平
[0064]C:电容
[0065]CL:第一时钟输入
[0066]CL’:第二时钟输入
[0067]DL (I)-DL (η):数据线
[0068]GL(I)?GL (m):栅极线
[0069]D⑴-D (η):数据信号
[0070]G(I)-G (m):第一栅极信号
[0071]G’⑴?G’ (m):第二栅极信号
[0072]G”⑴?G” (m):第三栅极信号
[0073]PU:像素单元
[0074]Clc:液晶电容
[0075]TFT:薄膜晶体管
【具体实施方式】
[0076]以下提出实施例进行详细说明，实施例仅用以作为范例说明，并不会限缩本公开欲保护的范围。此外，实施例中的附图省略不必要的元件，以清楚显示本公开的技术特点。
[0077]图1绘示依据本公开的一实施例的显示装置100。液晶显示装置100包括显示面板102、栅极驱动器104以及数据驱动器106。显示面板102包括多个排列成矩阵的像素单元PU，用以显示图像。在一实施例中，各个像素单元HJ由一栅极线GL (i)以及一数据线DL(i)的交点所定义，其中i为整数。各个像素单元PU例如包括液晶电容Clc以及薄膜晶体管TFT。栅极驱动器104用以驱动显示面板102的栅极线GL (I) -GL (m)，其中m大于或等于i的整数。如图1所示，栅极驱动器104包括彼此串接(cascade-connected)的多个栅极驱动电路108，用以依序输出多个第一栅极信号G(l)-G(m)。此些栅极驱动电路108所输出的第一栅极信号G(l)-G(m)可用来切换像素单元HJ的薄膜晶体管TFT。数据驱动器106