_0UT为低(二极管26为关断)的时段，以调整像素亮度。
[0062]两相时钟的使用允许一个时钟相被用于拉高操作并且一个时钟相被用于拉低操作，并由此帮助避免转变错误。两相时钟信号也可以被用于生成小的PWM步进大小。为了使闪变(使用60Hz时钟可能会出现的闪变)最小，可能希望将相对高的频率(例如，240Hz或120Hz)用于PffM时钟。如果希望的话，可以使用其它时钟速率。
[0063]图6中示出了说明电路34R的操作的时序图。
[0064]在时间tl处，CLKl变高，这使得图5的电路34R的节点N3取为高。由于经由电容器Cl的从节点N3的电容式耦接，节点N4变高。节点N3上的高信号传播到节点N5，并接通T6，这将EM_0UT拉低，如图6中所示。
[0065]在时间tl和t2之间，对图3的像素电路22(在当前4T2C示例中)执行初始化操作。
[0066]在时间t2处，SCANl变高，这接通晶体管T7和T8。在晶体管T7接通的情况下，时钟ECLKH将节点N6拉高，而T8保持关断。节点N6上的高信号接通晶体管T2，这将EM_0UT拉高。
[0067]在时间t2和t3之间，SCANl为高，并且阈值电压补偿操作可以被执行(例如，在说明性的4T2C场景中，阈值电压补偿操作可以在图3的像素电路上被执行以补偿驱动晶体管TD的阈值电压Vt中的变化)。
[0068]在时间t3处，SCANl保持高，而ECLKH变低且ECLKL变高，这接通晶体管T6，并关断晶体管T2，并由此将EM_0UT拉低。
[0069]在时间t3和t4之间，信号EM_0UT为低，并且DATA被加载到像素电路22中(S卩，在当前示例中，t3和t4之间的时段可被用于数据加载操作)。
[0070]在时间tl和t4之间说明的操作示出了可以如何使用电路34R来生成在tl和t4之间所需的EM_0UT波形，以对于具有图3中所示的说明性类型的电路(例如，4T2C电路)的像素执行电压初始化(时段I)、阈值电压补偿(时段II)和数据加载(时段III)。如果希望的话，可以调整用于控制电路34R的时钟，以产生适合对具有其它设计(例如，6T1C设计、7T1C设计等)的像素电路使用的EM_OUT波形。图6的时间tl和t4之间的电路34R的操作仅仅是说明性的。
[0071]在t4之后的时间，P丽控制操作可被用来控制发光二极管26的亮度。在P丽控制操作期间，发射开始信号EM_ST用作确定是要将EM_0UT取为高(用于HVM开启时段Ton)还是将它取为低(用于PWM关闭时段TofT)的控制信号。信号EM_0UT用作调整发光二极管26的亮度的脉冲宽度调制的发射启用信号。
[0072]在图6的示例中，EM_ST在时间t5处被取为低。当CLK2在时间t6处变高时，节点N6被拉低，这关断晶体管T2和T5。当时钟CLKl在时间t7变高时，节点N3变高。然后，经由通过电容器Cl的电容式耦接，节点N4变高。当节点N4变高时，节点N5被拉高并且接通晶体管T6，由此将EM_0UT拉低并且开始关闭时段TofT。
[0073]当希望将EM_0UT取为高时(S卩，当希望使EM_0UT有效以开始P丽开启时段Ton时)，EM_ST被取为高(时间t8)。在EM_ST在时间t8处已转变为高之后，时钟CLK2的上升沿起到监控EM_ST的状态的作用。在图6的示例中，CLK2在时间t9处上升，这使得EM_0UT变高。特别地，当CLK2变高时，晶体管Tl被接通。发射开始信号EM_ST为高，因此接通晶体管Tl使得节点N6变高。这接通晶体管T2并将EM_0UT拉高。晶体管T5被关断，因此在EM_0UT被拉高的同时节点N5变低以关断晶体管T6。
[0074]当希望将EM_0UT取为低(即，使EM_0UT无效)以开始另一P丽关闭时段(Tof f)时，EM_ST被取为低(时间110)。在时间111处，CLKI变高。因此N4经由通过电容器CI的电容式耦接被取为高。这接通晶体管T4，并将节点N5取为高。在节点N5为高的情况下，晶体管T6被接通，并且EM_0UT被拉低。这个过程继续，直至到了执行另一组初始化、阈值电压补偿和数据加载操作(例如，对另一帧加载数据)的时间。
[0075]如图7中所示，图2的栅极驱动器电路34可以包含电路34R的链。电路34R-1可以被用来为显示器14中的第一行像素22产生信号EM_0UT(1)，电路34R-2可以被用来为第二行像素22产生信号EM_0UT(2)，电路34R-3可以被用来为第三行产生信号EM_0UT(3)等。每个电路34R可以接收时钟CLKl和CLK2以及时钟ECLKH和ECLKL。对时钟CLKl和CLK2的信号分配可以交替(例如，CLKl可在奇数行中用作图5的CLK1)，并且可以在偶数行中用作图5的CLK2，并且CLK2可以在奇数行中用作图5的CLK2，并且可以在偶数行中用作图5的CLK1)。可以向每行中的电路34R提供不同版本的发射开始信号EM_ST ο例如，信号EM_ST (I)可以被提供给电路34R-1，信号EM_ST (2)可以被提供给电路34R-2，信号EM_ST (3)可以被提供给电路34R-3等。
[0076]电路34R可以被串行耦接在一起，使得每个电路34R的输出作为相继行中的电路34R的输入而被提供。如图7中所示，每行的输出可以被驱动到用于该行的发射控制线(路径G中)上，并且也可以被提供给下一行中的电路34R。例如，EM_0UT(1)可以被提供给显示器14的第一行中的像素22以用作发射启用信号，并且同时可以被提供给显示器14的第二行中的电路34R-2以用作用于电路34R-2的信号EM_ST(2)。这个布置允许显示器14的行被依次用数据加载，并然后在PWM发射模式中被操作。
[0077]图8是可以被用于发射控制栅极驱动器电路34R的另一说明性配置的电路图。在图8的配置下，当节点P通过晶体管Tl或T7被拉高时，节点Q将通过电容器C2被自举(bootstrapped)至高于VGH的电压。在将EM_0UT拉高时，这帮助完全地接通晶体管T2。同时，节点P将不会超过VGH，由此减小晶体管T7和Tl上的高漏极源极电压应力(VDS应力)。
[0078]在图9的说明性配置中，用于显示器14的栅极驱动器电路使用单相时钟ECLKH而不是两相时钟(例如，ECLKH/ECLKL)。奇数行中的电路34R接收时钟信号CLKI和时钟信号ECLKH，而偶数行中的电路34R接收时钟信号CLK2(两相时钟CLK1/CLK2中的第二相)和时钟信号ECLKH(即，被提供给奇数行的相同单相时钟ECLKH)。
[0079]图10中示出了用于图9的电路34R(例如，电路34R-1)的说明性电路。如图10中所示，时钟CLKI/CLK2的两相之一(在图1O的电路34R-1中的第一相CLKI)被提供给耦接到晶体管Tl、电容器Cl和晶体管T4、以及晶体管T8的时钟输入端。单相时钟ECLKH被施加到晶体管T7的时钟输入端。
[0080]图11中示出了说明图10中所示类型的发射控制栅极驱动器电路的操作的时序图。如图11中所示，在时间tml处(奇数行中的)时钟CLKl的上升沿限定信号EM_0UT(n)的下降沿，在时间tm2处时钟ECLKH的上升沿限定EM_0UT(n)的上升沿，在时间tm3处时钟CLKl的上升沿限定EM_0UT (η)的下降沿，在时间tm4处时钟CLKI的上升沿限定EM_0UT (η)的上升沿。
[0081]根据实施例，提供了一种显示器，该显示器包括具有多行和多列的像素的像素阵列，其中每一个像素具有发光二极管和与该发光二极管串行耦接的晶体管，以及经由数据线向该像素提供数据并经由栅极线向该像素提供控制信号的显示器驱动器电路，该显示器驱动器电路包括多个发射控制栅极驱动器电路，其中每个发射控制栅极驱动器电路产生被提供给在该多行之一中的像素的晶体管的对应的脉冲宽度调制的发射启用信号。
[0082]根据另一实施例，该发射控制栅极驱动器电路分别接收各自的发射开始信号。
[0083]根据另一实施例，用于每一行的该脉冲宽度调制的发射启用信号用作相继行的发射开始信号，并且被该相继行的发射控制栅极驱动电路接收。
[0084]根据另一实施例，每个发射控制栅极驱动器电路接收第一时钟和第二时钟。
[0085]根据另一实施例，该第一时钟是两相时钟。
[0086]根据另一实施例，每行的脉冲宽度调制的发射启用信号在脉冲宽度调制开启时段期间有效，在该脉冲宽度调制开启时段中，通过使用该脉冲宽度调制的发射启用信号接通该行中的晶体管，该行的发光二极管被接通，并且每行的脉冲宽度调制的发射启用信号在脉冲宽度调制关闭时段期间无效，在该脉冲宽度调制关闭时段中，通过使用该脉冲宽度调制的发射启用信号关断该行中的晶体管，该行的发光二极管被关断。
[0087]根据另一实施例，调整该发射开始信号以控制该脉冲宽度调制开启时段和该脉冲宽度调制关闭时段。