阵列基板及液晶显示器的制作方法

本发明涉及液晶显示技术领域，具体而言涉及一种阵列基板以及包括该阵列基板的液晶显示器。

背景技术：

LCD(Liquid Crystal Display,液晶显示器)由于其轻薄化和低功耗等优点，是目前市场中的主流显示装置。随着LCD的PPI(Pixels Per Inch,像素数目或像素密度)的提高以及窄边框的业界需求，GOA(Gate Driver On Array,阵列基板行驱动)的级数逐渐增加，导致GOA的宽度逐渐变窄，这无疑会使得GOA中的TFT(Thin Film Transistor,薄膜晶体管)及电容的排布更加困难。并且，随着GOA的宽度变小，其电容所占用的面积更小，为了使得电容具有更大的容量(Holding)以更稳定的工作，GOA的电容值就需要提升。

技术实现要素：

有鉴于此，本发明实施例提供一种阵列基板和液晶显示器，能够增大GOA的电容，降低电容所占的面积，有利于LCD的窄边框和高PPI设计。

本发明实施例提供的一种阵列基板，其上形成有栅极驱动电路，栅极驱动电路包括栅极层、源极/漏极层以及介于栅极层与源极/漏极层之间的第一绝缘层，其中栅极层与源极/漏极层至少部分重叠，进而由栅极层与源极/漏极层形成栅极驱动电路所需的第一电容。

其中，栅极驱动电路进一步包括位于栅极层的远离源极/漏极层一侧的沟道层以及介于栅极层与沟道层之间的第二绝缘层，其中沟道层与栅极层至少部分重叠，并与源极/漏极层电连接，进而由栅极层与沟道层形成与第一电容串联的第二电容。

其中，第一绝缘层和第二绝缘层上设置有与栅极层间隔设置的通孔，源极/漏极层经由通孔与沟道层电连接。

其中，栅极驱动电路进一步包括位于沟道层的远离栅极层一侧的遮光层以及介于沟道层与遮光层之间的第三绝缘层，其中遮光层与沟道层至少部分重叠设置，并与栅极层电连接，进而由沟道层与遮光层形成与第一电容和第二电容串联的第三电容。

其中，第二绝缘层和第三绝缘层上设置有与沟道层间隔设置的通孔，栅极层经由通孔与遮光层电连接。

其中，栅极驱动电路进一步包括位于源极/漏极层的远离栅极层一侧的触控走线层以及介于源极/漏极层与触控走线层之间的第四绝缘层，其中触控走线层与源极/漏极层至少部分重叠设置，并与栅极层电连接，进而由源极/漏极层与触控走线层形成与第一电容、第二电容、第三电容串联的第四电容。

其中，第一绝缘层和第四绝缘层上设置有与源极/漏极层间隔设置的通孔，栅极层经由通孔与触控走线层电连接。

其中，栅极层、源极/漏极层、遮光层以及触控走线层为金属层，沟道层为多晶硅层。

本发明实施例提供的一种液晶显示器，包括上述阵列基板。

本发明实施例提供的另一种阵列基板，其上形成有栅极驱动电路，栅极驱动电路包括层叠设置的多个导电层以及介于相邻导电层之间的绝缘层，其中多个导电层为选自由栅极层、源极/漏极层、遮光层、沟道层以及触控走线层所组成的群组中的至少三个，多个导电层电连接成彼此串联的至少两个电容。

有益效果：本发明实施例通过栅极层与源极/漏极层的至少部分重叠形成栅极驱动电路所需的一电容，该电容与公共电极和像素电极绝缘重叠形成的电容一同提供液晶响应所需的电量，从而能够增大GOA的电容，降低电容所占的面积，有利于LCD的窄边框和高PPI设计。

附图说明

图1是本发明一实施例的液晶显示面板的结构剖视图；

图2是图1所示液晶显示面板一实施例的像素结构示意图；

图3是图2所示的像素结构的等效电路图；

图4是本发明第一实施例的阵列基板的结构剖视图；

图5是本发明第二实施例的阵列基板的结构剖视图；

图6是本发明第三实施例的阵列基板的结构剖视图；

图7是本发明第四实施例的阵列基板的结构剖视图；

图8是本发明一实施例的液晶显示器的结构剖视图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。

图1是本发明一实施例的液晶显示面板的结构剖视图。如图1所示，本实施例的液晶显示面板10包括相对间隔设置的彩膜基板(Color Filter Substrate，简称CF基板,又称彩色滤光片基板)11和阵列基板(Thin Film Transistor Substrate，简称TFT基板,又称薄膜晶体管基板或Array基板)12以及填充于两基板之间的液晶(液晶分子)13，该液晶13位于阵列基板12和彩膜基板11叠加形成的液晶盒内。

结合图2所示液晶显示面板10的像素结构示意图，阵列基板12包括沿列方向设置的多条数据线D、沿行方向设置的多条扫描线G以及由扫描线G和数据线D定义的多个像素区域P。其中，每一像素区域P连接对应的一条数据线D和一条扫描线G，各条扫描线G连接于栅极驱动电路21以对各像素区域P提供扫描电压，各条数据线D连接于源极驱动电路22以对各像素区域P提供灰阶电压。进一步结合图3所示的像素结构的等效电路图，栅极驱动电路21包括TFT 14、存储电容C_st以及液晶电容C_lc，液晶电容C_lc由位于像素区域P的像素电极、彩膜基板11一侧的公共电极以及位于两者之间的液晶13形成。

根据液晶显示面板10的显示原理，通过为扫描线G输入扫描电压，位于同一行的TFT 14被同时打开，且在一定时间后位于下一行的TFT 14被同时打开，依次类推。由于每一行TFT 14打开的时间比较短，液晶电容C_lc充电控制液晶13偏转的时间较短，很难达到液晶13的响应时间，存储电容C_st便可以在TFT 14关闭后维持各个像素区域P的电压，从而为液晶13响应提供时间。

在现有技术中，存储电容C_st为阵列基板12一侧的公共电极和像素电极通过夹持于两者之间的钝化层形成的存储电容。不同于现有技术，本发明实施例在该存储电容C_st的基础上增加电容。

参阅图4，为本发明第一实施例的阵列基板的结构剖视图。所述栅极驱动电路21包括衬底基材120以及依次形成于衬底基材120上的各层结构：第一金属层M_l、第一绝缘层121、第二金属层M₂。其中，第一绝缘层121为TFT 14的介质隔离层(Interlayer dielectric isolation,简称ILD)，第一金属层M_l为TFT 14的栅极层，第二金属层M₂为TFT 14的源极层或漏极层。为便于描述，本发明实施例均以第二金属层M₂为源极层为例进行描述，当然，第二金属层M₂为漏极层也可以实现本发明的所有实施例。

在本实施例中，栅极层M_l与源极层M₂至少部分重叠，重叠部分的栅极层M_l与源极层M₂通过夹持于两者之间的第一绝缘层121绝缘设置，以形成第一电容C_st1。该新增加的第一电容C_st1与现有的存储电容C_st一同提供液晶13响应所需的电量，从而能够增大GOA的电容，降低电容所占的面积，有利于液晶显示面板10的窄边框和高PPI设计。

参阅图5，为本发明第二实施例的阵列基板的结构剖视图。对于和图4所示实施例相同的结构元件，本实施例采用相同的标号。在前述实施例的描述基础上，本实施例的栅极驱动电路21进一步包括位于栅极层M_l的远离源极层M₂一侧的沟道层122以及介于栅极层M_l与沟道层122之间的第二绝缘层123。其中，沟道层122为TFT 14的重掺杂N+的多晶硅半导体(polycrystalline silicon,P-Si)层，第二绝缘层123为栅极绝缘层(Gate Insulation Layer,GI)。

在本实施例中，第一绝缘层121和第二绝缘层123上设置有与栅极层M_l间隔设置的通孔124，源极层M₂经由通孔124与沟道层122电连接。沟道层122与栅极层M_l至少部分重叠，重叠部分的沟道层122与栅极层M_l通过夹持于两者之间的第二绝缘层123绝缘设置，以形成第二电容C_st2。第二电容C_st2与第一电容C_st1串联，串联之后的电容(C＝C_st1+C_st2)大于第一电容C_st1，从而能够在图4所示实施例的基础上增大GOA的电容。并且，第二电容C_st2与第一电容C_st1为叠加设置，相比较于前述实施例，本实施例也不会增加电容所占的面积，有利于液晶显示面板10的窄边框和高PPI设计。

参阅图6，为本发明第三实施例的阵列基板的结构剖视图。对于和图5所示实施例相同的结构元件，本实施例采用相同的标号。在前述实施例的描述基础上，本实施例的栅极驱动电路21进一步包括位于沟道层122的远离栅极层M_l一侧的遮光层M₀以及介于沟道层122与遮光层M₀之间的第三绝缘层125。

在本实施例中，第二绝缘层123和第三绝缘层125上也设置有与沟道层122间隔设置的通孔124，栅极层M_l经由通孔124与遮光层M₀电连接。遮光层M₀与沟道层122至少部分重叠设置，重叠部分的遮光层M₀与沟道层122通过夹持于两者之间的第三绝缘层125绝缘设置，以形成第三电容C_st3。第三电容C_st3与第一电容C_st1和第二电容C_st2串联，串联之后的电容(C＝C_st1+C_st2+C_st3)大于第一电容C_st1，从而能够在图4所示实施例的基础上进一步增大GOA的电容。并且，第三电容C_st3与第一电容C_st1和第二电容C_st2为叠加设置，相比较于前述实施例，本实施例不会增加电容所占的面积，有利于液晶显示面板10的窄边框和高PPI设计。

参阅图7，为本发明第三实施例的阵列基板的结构剖视图。对于和图6所示实施例相同的结构元件，本实施例采用相同的标号。在前述实施例的描述基础上，本实施例的栅极驱动电路21进一步包括位于源极层M₂的远离栅极层M₁一侧的触控走线层M₃以及介于源极层M₂与触控走线层M₃之间的第四绝缘层126。

在本实施例中，第一绝缘层121和第四绝缘层126上也设置有与源极层M₂间隔设置的通孔124，栅极层M₁经由通孔124与触控走线层M₃电连接。触控走线层M₃与源极层M₂至少部分重叠设置，重叠部分的触控走线层M₃与源极层M₂通过夹持于两者之间的第四绝缘层126绝缘设置，以形成第四电容C_st4。第四电容C_st4与第一电容C_st1、第二电容C_st2、第三电容C_st3串联，串联之后的电容(C＝C_st1+C_st2+C_st3+C_st4)大于第一电容C_st1，从而能够在图4所示实施例的基础上进一步增大GOA的电容。并且，第四电容C_st4与第一电容C_st1、第二电容C_st2、第三电容C_st3为叠加设置，相比较于前述实施例，本实施例也不会增加电容所占的面积，有利于液晶显示面板10的窄边框和高PPI设计。

上述图5～图6所示实施例，可视为本发明实施例的栅极驱动电路21包括层叠设置的多个导电层以及介于相邻导电层之间的绝缘层，其中多个导电层为选自由栅极层M₁、源极层(或漏极层)M₂、遮光层M₀、沟道层122以及触控走线层M₃所组成的群组中的至少三个，多个导电层电连接成彼此串联的至少两个电容。

本发明实施例还提供一种如图8所示的液晶显示器80，该液晶显示器80包括上述液晶显示面板10以及为液晶显示面板10提供光线的光源模组81。由于该液晶显示器80也具有上述阵列基板12的上述设计，因此亦具有相同的有益效果。

需要说明，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。