一种阵列基板以及一种显示装置的制作方法

本发明涉及液晶显示屏技术领域，尤其涉及一种阵列基板以及一种显示装置。

背景技术：

液晶显示面板是液晶显示器的关键部件，液晶显示器目前是市场上运用最为广泛的显示器。

目前液晶显示面板逐渐朝着大尺寸或高解析度的方向发展。特别是液晶显示面板的解析度，分辨率，已经不能满足消费者的需求。

液晶显示面板包括薄膜晶体管和像素电极，薄膜晶体管的漏极金属通过金属焊盘和像素电极电连接。其中液显示面板的解析度的提升必定会造成像素电极尺寸的缩小，同时走线的增加会明显降低开口率。而且像素电极变小之后，受限于布线空间，会有一些焊盘伸入显示区，会使得开口区液晶所处电场和地形更加复杂，在外力作用下，这里的液晶会出现混乱排布的现象，画面切换时液晶不能及时有序排列，此时液晶显示面板的图像质量就会出现问题。

技术实现要素：

本发明实施例提供了一种阵列基板以及一种显示装置，可以改善高液晶面板的解析度，提高图像质量。

本发明实施例提供了一种阵列基板，包括：

一基板；

开关组件，所述开关组件设置于所述基板上；

其中，所述开关组件包括多个晶体管；

金属走线；

像素电极，所述像素电极包括多条条状的主干，所述主干包括相互垂直的水平主干与竖直主干，所述晶体管的漏极走线位于离所述晶体管的漏极距离最近的水平主干下；

多个像素单元，每个像素单元包括多个显示畴区，每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称；

所述金属走线在所述阵列基板的投影，与所述水平主干或者所述竖直主干在所述阵列基板的垂直投影重合。

可选地，所述像素单元包括公共电极走线和存储电容；且位于同一行的所述像素单元的所述公共电极走线相互连接；

所述金属走线所在膜层与所述公共电极走线所在膜层之间设置有绝缘层；

所述公共电极走线和所述金属走线分别为所述存储电容的第一电极和第二电极。

可选地，所述公共电极走线包括第一公共电极走线，所述第一公共电极走线在所述阵列基板的垂直投影与所述金属走线在所述阵列基板的垂直投影重合。

可选地，所述公共电极走线还包括第二公共电极走线，所述第二公共电极走线位于所述像素单元的至少一个侧边处。

可选地，所述公共电极走线与所述晶体管的栅极同层设置。

可选地，所述金属走线与所述晶体管的漏极同层设置。

可选地，所述绝缘层为所述晶体管的栅极绝缘层；所述金属走线所在膜层与所述像素电极所在膜层之间设置有钝化层；

所述钝化层设置有通孔，所述金属走线通过所述通孔与所述像素电极连接。

可选地，所述通孔在所述阵列基板的垂直投影，与所述水平主干和/或所述竖直主干在所述阵列基板的垂直投影重合。

可选地，每个所述像素单元包括第一显示畴区、第二显示畴区、第三显示畴区以及第四显示畴区；其中，所述第一显示畴区和所述第二显示畴区同行设置，所述第三显示畴区和所述第四显示畴区同行设置；所述第一显示畴区和所述第三显示畴区同列设置；所述第二显示畴区和所述第四显示畴区同列设置。

可选地，所述通孔在所述阵列基板的垂直投影与所述第一显示畴区和所述第二显示畴区之间的间隙、所述第一显示畴区和所述第三显示畴区之间的间隙、所述第二显示畴区和所述第四显示畴区之间的间隙、所述第三显示畴区和所述第四显示畴区之间的间隙中的至少一个重叠。

可选地，所述金属走线的宽度范围大于等于2微米小于等于3微米。

本发明实施例提供一种显示装置，包括：控制电路；以及显示面板，其中，所述显示面板包括上述内容所述的阵列基板。

本发明实施例通过设置晶体管的漏极走线位于离晶体管距离最近的水平主干下，可以避免现有技术中晶体管的漏极金属通过金属焊盘和像素电极连接导致的像素电极尺寸缩小、焊盘伸入显示区引起液晶出现混乱排布的现象，无需额外占用像素单元显示区的面积，提高了像素的开口率。由于像素单元中相邻两显示畴区的间隙区域的液晶受到相邻两个显示畴区的电场作用，本发明实施例中每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称，消除了电场不均匀对于液晶分子的影响。

附图说明

通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。

图1为范例的阵列基板的局部俯视图；

图2为图1中虚线框16所示区域的光学检测图；

图3为本发明实施例提供的一种阵列基板的局部俯视图；

图4为图3中虚线框41所示区域的光学检测图；

图5为本发明实施例提供的又一种阵列基板的局部俯视图；

图6为沿图5中的aa’方向剖面图；

图7为本发明实施例提供的又一种阵列基板的局部俯视图；

图8为本发明实施例提供的又一种阵列基板的局部俯视图；

图9为本发明实施例提供的又一种阵列基板的局部俯视图；

图10为本发明实施例提供的又一种阵列基板的局部俯视图；

图11为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为范例的阵列基板的局部俯视图，参见图1，绝缘交叉的数据线11和扫描线12限定出多个像素单元13。晶体管14与像素单元13中的像素电极131之间通过焊盘15进行连接。焊盘15伸进像素单元13的显示区中，一方面会减小像素单元13的开口率，另一方面伸进像素单元13的焊盘15会影响周围显示区的电场。图2为图1中虚线框16所示区域的光学检测图。参见图2，可见焊盘15所在区域不透光，降低了像素单元的开口率，并且焊盘15周围液晶出现混乱排布的现象，造成显示不良，画面切换时液晶不能及时有序排列，出现残影现象，52为公共电极走线所在区域不透光。

图3为本发明实施例提供的一种阵列基板的局部俯视图，参考图3，本发明实施例提供的阵列基板包括：一基板，基板在图中并未示出；开关组件，开关组件设置于基板上，开关组件包括多个晶体管20、像素电极30以及金属走线40。其中，像素电极30包括多条条状的主干31，主干包括相互垂直的水平主干310与竖直主干311，晶体管20的漏极走线21位于离晶体管20距离最近的水平主干310下；晶体管20的漏极21通过漏极走线21与像素电极30连接(漏极走线和漏极用同一标号21)。阵列基板包括多个像素单元50，每个像素单元50包括多个显示畴区51；像素单元50的多个显示畴区51关于所述水平主干31或者所述竖直主干32对称。金属走线40在阵列基板10的垂直投影，与水平主干310或者竖直主干311在所述阵列基板的垂直投影重合。

本发明实施例通过设置晶体管20的漏极走线21位于离晶体管20距离最近的水平主干310下，因此可以避免晶体管20的漏极金属通过金属焊盘和像素电极30连接导致的像素电极30尺寸缩小、焊盘伸入显示区引起液晶出现混乱排布的现象。无需额外占用像素单元显示区的面积，提高了像素的开口率。由于像素单元50中相邻两显示畴区51的间隙区域的液晶受到相邻两个显示畴区51的电场作用，因此像素单元50中相邻两显示畴区的间隙区域呈现暗态，本发明将连接晶体管20的漏极21与像素电极30的金属走线40设置在相邻两显示畴区的间隙内，因此金属走线设置无需额外占用像素单元50显示区的面积，提高了像素的开口率。本发明实施例中每个像素单元的多个所述显示畴区51关于所述水平主干310或者所述竖直主干311对称，消除了电场不均匀对于液晶分子的影响。图4为图3中虚线框41所示区域的光学检测图。图2为图1中虚线框16所示区域的光学检测图。对比图2和图4可知，图4的显示画面显示出光的面积大于图2中显示画面出光的面积，避免了漏极和像素电极的连接导致像素单元开口率降低的问题。此外，参见图4，整个像素单元的显示区并未出现画面模糊以及残影现象，由于设置金属走线40在阵列基板10的垂直投影位于相邻两显示畴区51的间隙在阵列基板10的垂直投影内，本发明实施例中每个像素单元的多个所述显示畴区51关于所述水平主干310或者所述竖直主干311对称，消除了电场不均匀对于液晶分子的影响，因此不会出现如图2中焊盘15引起周围电场变化导致液晶排布不规律的问题，仅存在公共电极走线52所在区域不透光。

需要说明的是，本发明实施例中的晶体管20可以为金属氧化物晶体管、低温多晶硅晶体管以及非晶硅晶体管等，本发明实施例对晶体管的类型不做限定。其中，晶体管20的栅极与扫描线12相连(图3中晶体管20的栅极为扫描线12的一部分)，用于接收扫描信号，晶体管20的源极23和数据线11相连，用于接收数据信号。晶体管的漏极21通过金属走线40与像素电极30相连。可选地，金属走线40的宽度范围可以设置为大于等于2微米小于等于3微米。示例性地，图3将像素单元50划分为4个显示畴区51，在显示畴区51所有间隙均设置了金属走线40。

可选地，金属走线40与晶体管20的漏极21同层设置。金属走线40的材料可以选择与晶体管的漏极选择同样的材料，即金属走线40和晶体管20的漏极21可以在同一工艺中使用同种材料图案化形成，从而简化制作工艺，降低生产成本。

图5为本发明实施例提供的又一种阵列基板的局部俯视图；图6为沿图5中的aa’方向剖面图。

结合图5和图6，在上述实施例的基础上，本发明实施例提供的阵列基板中的像素单元50还包括公共电极走线52和存储电容(图中未示出)；且位于同一行的像素单元50的公共电极走线线52相互连接。参见图6，公共电极走线52与金属走线40异层绝缘设置，公共电极走线52与金属走线40之间设置有绝缘层24，公共电极走线52和金属走线40分别为存储电容的第一电极和第二电极。金属走线40与像素电极30之间设置有钝化层25，钝化层25设置有通孔26，金属走线40通过通孔26与像素电极30连接。通孔26在阵列基板的垂直投影至少与两个相邻的显示畴区51的间隙在阵列基板的垂直投影重叠，即通孔26在阵列基板的垂直投影与水平主干310或者竖直主干311在阵列基板的垂直投影重合。

需要说明的是，存储电容有助于保持液晶显示面板中液晶盒的电位保持，延长显示面板显示的时间，增强显示面板显示效果的稳定性。本发明实施例中可以通过调节共通走线52和金属走线40之间的距离改变存储电容的大小。例如可以根据实际产品对存储电容大小的要求，设置共通走线52和金属走线40所在膜层位置控制共通走线52和金属走线40之间的距离。

可选地，参见图6，金属走线40所在膜层与公共电极走线52所在膜层之间的绝缘层24可以是晶体管20的栅极绝缘层。相比现有技术中使用公共电极走线作为存储电容的第一电极，使用像素电极作为存储电容的第二电极，像素电极所在膜层与公共电极走线所在膜层之间依次设置有晶体管的栅极绝缘层和钝化层，即存储电容的第一电极和第二电极之间设置有栅极绝缘层和钝化层，本发明实施例提供的阵列基板，存储电容的第一电极和第二电极可以仅设置有晶体管的栅极绝缘层，因此本发明可以增大阵列基板的存储电容，增强显示面板显示效果的稳定性。

可选地，参见图5，公共电极走线52包括第一公共电极走线521，第一公共电极走线521在阵列基板的垂直投影与金属走线40在阵列基板的垂直投影重合。

可选地，公共电极走线52还包括第二公共电极走线522，第二公共电极走线522位于像素单元50的至少一个侧边处。

可选地，公共电极走线52与晶体管20的栅极同层设置。在形成晶体管20栅极的同时，通过图案化刻蚀形成公共电极走线，简化了制作工艺，降低了生产成本。

需要说明的是图5示例性的设置每个像素单元包括4个显示畴区，在其他实施方式中，可以根据实际产品的设计需求调整显示畴区的数量。参见图5，每个像素单元包括呈2×2矩阵排列的第一显示畴区511、第二显示畴区512第三显示畴区513以及第四显示畴区514；其中，第一显示畴区511和第二显示畴区512同行设置，第三显示畴区513和第四显示畴区514同行设置；第一显示畴区511和第三显示畴区513同列设置；第二显示畴区512和第四显示畴区514同列设置。本发明实施例可以设置通孔26在阵列基板的垂直投影与第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙、第二显示畴区512和第四显示畴区514之间的间隙、第三显示畴区513和第四显示畴区514之间的间隙重叠，以增加存储电容的两个电极的相对面积。

需要说明的是，本发明实施例中只要金属走线40在阵列基板的垂直投影还可以位于第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙、第二显示畴区512和第四显示畴区514之间的间隙、第三显示畴区513和第四显示畴区514之间的间隙中的至少一个在阵列基板的垂直投影内，通孔26在阵列基板10的垂直投影与第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙、第二显示畴区512和第四显示畴区514之间的间隙、第三显示畴区513和第四显示畴区514之间的间隙中的至少一个重叠即可。

参见图7示出的阵列基板，金属走线40在阵列基板的垂直投影位于第一显示畴区511和第二显示畴区512之间的间隙在阵列基板的垂直投影内。通孔(图中虚线框53所示区域)在阵列基板的垂直投影与第一显示畴区511和第二显示畴区512之间的间隙重叠。

参见图8示出的阵列基板，金属走线40在阵列基板的垂直投影位于第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙以及第二显示畴区512和第四显示畴区514之间的间隙在阵列基板的垂直投影内。通孔(图中虚线框53所示区域)在阵列基板的垂直投影仅与第一显示畴区511和第二显示畴区512之间的间隙重叠。

参见图9示出的阵列基板，金属走线40在阵列基板的垂直投影位于第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙以及第二显示畴区512和第四显示畴区514之间的间隙在阵列基板的垂直投影内。还可以设置通孔(图中虚线框54所示区域)在阵列基板的垂直投影与第一显示畴区511和第三显示畴区513之间的间隙以及第二显示畴区512和第四显示畴区514之间的间隙重叠。

参见图10示出的阵列基板，金属走线40在阵列基板的垂直投影位于第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙以及第二显示畴区512和第四显示畴区514之间的间隙在阵列基板的垂直投影内。还可以设置通孔(图中虚线框53和虚线框54所示区域)在阵列基板的垂直投影与第一显示畴区511和第二显示畴区512之间的间隙、第一显示畴区511和第三显示畴区513之间的间隙以及第二显示畴区512和第四显示畴区514之间的间隙均重叠。通过调整金属走线与各显示畴区之间的间隙交叠面积以及通孔与各显示畴区之间的间隙交叠面积，可以控制存储电容的大小，存储电容增大有助于液晶电容电位的保持，对补偿寄生电容进行补偿。

本发明实施例还提供一种显示装置，包括：控制电路；以及显示面板，其中，显示面板包括上述技术方案中涉及到的阵列基板。图11为本发明实施例提供的一种显示面板的结构示意图。

如图11所示，显示面板包括上述实施例中的阵列基板10。本发明实施例提供的显示面板包括上述实施例中的阵列基板，因此本发明实施例提供的显示面板也具有上述实施例中所描述的有益效果，此处不再赘述。

其中，显示面板可例如为lcd显示面板、oled显示面板、qled显示面板、曲面显示面板或其他显示面板。

在该显示装置为lcd显示装置时，该显示装置可以为tn、ocb、va型、曲面型液晶显示装置，但并不限于此。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。