阵列基板、液晶显示面板及其液晶显示装置的制造方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，具体而言涉及一种阵列基板、液晶显示面板及其液晶显示装置。
【背景技术】
[0002]为了改善液晶显示器(Liquid Crystal Display，LCD)在大视角出现的色偏现象，现有技术采用电荷共享(Charge Sharing)的像素设计，即将像素分为主像素(Main Pixel)区域和次像素(Sub Pixel)区域，在显示时，扫描线充电且电荷共享线关闭，主像素区域和次像素区域充电到相同电位，随后扫描线断电且电荷共享线打开，由于电荷共享电容的作用使得次像素区域的电位低于主像素区域的电位，不同的电位使得两个区域的液晶分子的偏向分布不同，从而改善大视角色偏。然而，形成所述电荷共享电容的一金属层为位于显示区域的公共电极信号线，遮光的金属层会占据显示区域的面积，从而降低像素开口率。
【发明内容】
[0003]有鉴于此，本发明提供一种阵列基板、液晶显示面板及其液晶显示装置，以增加像素开口率。
[0004]本发明实施例提供的阵列基板，包括衬底基材以及依次形成于衬底基材上的第一金属层、绝缘层、第二金属层，第一金属层为阵列基板的扫描线或电荷共享线，第二金属层为阵列基板的电荷共享薄膜晶体管的源极和漏极中的一个，且第一金属层和第二金属层通过夹持于两者之间的绝缘层绝缘重叠设置以形成阵列基板的电荷共享电容。
[0005]其中，阵列基板划分为多个像素单元，每一像素单元包括主像素区域、次像素区域以及位于两个像素区域之间的走线区域，每一像素单元对应连接一条扫描线和一条电荷共享线，且一条扫描线和一条电荷共享线并排位于走线区域，形成电荷共享电容的第一金属层为阵列基板的电荷共享线。
[0006]其中，阵列基板包括沿行方向排列的多条扫描线、多条电荷共享线，第η行像素单元与第η行扫描线电连接，第η行像素单元中的第二金属层与第η行电荷共享线绝缘重叠设置，η为正整数。
[0007]其中，阵列基板的像素单元的结构为Tr1-gate架构，形成电荷共享电容的第一金属层为扫描线。
[0008]其中，阵列基板包括沿行方向排列的多条扫描线，第m行像素单元与第m行扫描线电连接，第m行像素单元中的第二金属层与第m+1行扫描线绝缘重叠设置以形成电荷共享电容，m为正整数。
[0009]其中，阵列基板还包括沿列方向排布的多条数据线，第一薄膜晶体管、第一存储电容，以及相互电连接的第二薄膜晶体管、第二存储电容，第一薄膜晶体管的栅极电连接于扫描线、源极电连接于数据线、漏极电连接于第一存储电容的一端，第一存储电容的另一端电连接于一公共电极，第二薄膜晶体管的栅极电连接于扫描线、源极电连接于数据线、漏极电连接于第二存储电容的一端，第二存储电容的另一端电连接于公共电极，电荷共享薄膜晶体管的栅极电连接于电荷共享线，其源极和漏极中的另一个电连接于第二薄膜晶体管的漏极。
[0010]其中，形成电荷共享电容的第二金属层通过过孔连接至公共电极。
[0011]本发明实施例提供的液晶显示面板，包括上述阵列基板。
[0012]本发明实施例提供的液晶显示装置，包括上述液晶显示面板和为液晶显示面板提供光线的光源模组。
[0013]本发明实施例的阵列基板、液晶显示面板及其液晶显示装置，将形成电荷共享电容的第二金属层与电荷共享线或扫描线绝缘重叠设置，由于电荷共享线或扫描线原本就位于非显示区域，因此可以避免遮光的第二金属层占据显示区域的面积，从而提高像素开口率。
【附图说明】
[0014]图1是本发明一实施例的液晶显示面板的剖视图；
[0015]图2是图1所示液晶显示面板一实施例的像素结构示意图；
[0016]图3是图2所示一个像素单元的结构示意图；
[0017]图4是图3所示的像素结构的等效电路图；
[0018]图5是图1所示阵列基板沿图3所示A-A线的结构剖视图；
[0019]图6是本发明的一个Tr1-gate架构的像素单元的结构示意图；
[0020]图7是沿图6所示B-B线的结构剖视图；
[0021]图8是本发明一实施例的液晶显示装置的结构示意图。
【具体实施方式】
[0022]下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。
[0023]图1是本发明一实施例的液晶显示面板的剖视图，图2是图1所示液晶显示面板一实施例的像素结构示意图。结合图1和图2，液晶显示面板10包括相对间隔设置的彩膜基板(Color Filter Substrate，CF基板或彩色滤光片基板)11和阵列基板(Thin FilmTransistor Substrate，TFT基板或薄膜晶体管基板)12以及填充于两者之间的液晶层13，阵列基板12包括沿列方向设置的数多条据线D、沿行方向设置的多条扫描线G以及由多条扫描线G和多条数据线D定义的多个像素单元P。其中，每一像素单元P连接对应的一条数据线D和一条扫描线G，各条扫描线G连接于栅极驱动器21以对各像素单元P提供扫描电压，各条数据线D连接于源极驱动器22以对各像素单元P提供灰阶电压。
[0024]鉴于阵列排布的多个像素单元P的结构完全相同，下文以图3所示的位于第η行的一个像素单元30为代表进行描述，η为正整数。
[0025]参阅图3所示，像素单元30包括主像素区域(main pixel) 31、次像素区域(subpixel) 32以及位于主像素区域31和次像素区域32之间的走线区域33，像素单元30分别与位于第η行的一条扫描线GdP位于第η行的一条电荷共享线(share line) Ln电连接，且所述扫描线Gn和所述电荷共享线L n并排位于走线区域33内。
[0026]图4是图3所示的像素结构的等效电路图。如图4所示，阵列基板12包括电荷共享薄膜晶体管Ty电荷共享电容Cst3、第一薄膜晶体管Tniain、第一存储电容Cstl、第一液晶电容Cm、第二薄膜晶体管Tsub、第二存储电容Cst2、第二液晶电容Cw，其中:
[0027]第一液晶电容Clel由位于主像素区域31的像素电极、液晶显示面板10的公共电极以及位于两者之间的液晶层13形成；
[0028]第二液晶电容Cle2由位于次像素区域32的像素电极、液晶显示面板10的公共电极以及位于两者之间的液晶层13形成；
[0029]第一存储电容Cstl由阵列基板12的电荷共享薄膜晶体管I\s的源极或漏极、位于主像素区域31的液晶显示面板10的公共电极以及位于两者之间的绝缘层形成；
[0030]第二存储电容Cst2由阵列基板12的电荷共享薄膜晶体管I\s的源极或漏极、位于次像素区域32的液晶显示面板10的公共电极以及位于两者之间的绝缘层形成；
[0031]第一薄膜晶体管Tniain的栅极电连