一种金属栅的形成方法与流程

本发明涉及半导体制造领域，更具体地说，本发明涉及一种金属栅的形成方法。

背景技术：

在栅极最后(gate last)工艺集成中，首先需要把伪栅极多晶硅去除掉，沉积替换的金属栅极。把伪栅极多晶硅去除掉有两种方法，一种是NMOS和PMOS的伪栅极多晶硅分开去除，先把PMOS的伪栅极多晶硅去除掉，沉积好P金属栅极，做化学机械研磨CMP；然后再做NMOS的金属栅极。这种方法NMOS和PMOS的金属栅极互不干涉，但是工艺流程长。

另外一种方法是把NMOS和PMOS的伪栅极多晶硅一起去除，然后先生长PMOS的功函数TiN，然后把NMOS里面填充的TiN去除，再沉积TiAl，最终PMOS的金属栅极里面还存在一层TiAl。这种方法的缺点是TiAl和PMOS的功函数金属直接接触，Al会扩散到TiN中，导致PMOS的功函数下降。

在NMOS和PMOS的伪栅极多晶硅一起去除的情况下，最终，PMOS中含有NMOS的功函数金属TiAl，而在TiAl的下层直接是PMOS的功函数金属。由于Al元素极易扩散，Al扩散到下层TiN中，会形成TiAlN，降低原有的功函数，造成阈值电压偏移。

因此，希望提供一种能够防止PMOS TiAl层中Al元素的扩散的金属栅的形成方法。

技术实现要素：

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止PMOS TiAl层中Al元素的扩散的金属栅的形成方法。

为了实现上述技术目的，根据本发明，提供了一种金属栅的形成方法，包括：

第一步骤：提供形成NMOS区域和PMOS区域的衬底，在NMOS区域和PMOS区域上分别形成伪栅极多晶硅结构，其中伪栅极多晶硅结构侧部形成有侧壁，在硅衬底表面和侧壁侧部形成氮化硅层，并且在氮化硅层上形成层间介质层；

第二步骤：去除伪栅极多晶硅结构；

第三步骤：在NMOS区域和PMOS区域上生长介质层、高介电常数层和覆盖层的叠层；

第四步骤：在叠层上生长TiN层，并且在所述TiN层上沉积TaN层；

第五步骤：去除NMOS区域上的TiN层和TaN层；

第六步骤：在NMOS区域和PMOS区域上沉积TiAl层，并且在TiAl层上沉积TiN阻挡层和可湿性钛涂层的组合层；

第七步骤：在NMOS区域和PMOS区域上沉积Al金属；

第八步骤：在NMOS区域和PMOS区域执行化学机械研磨以露出层间介质层。

优选地，所述叠层中的所述介质层是二氧化硅层，所述叠层中的所述介质层的厚度为1～3nm。

优选地，生长介质层的方式是物理气相沉积、化学气相沉积、原子层沉淀、热氧化生长和低压化学气相沉积中的一种。

优选地，所述叠层中的高介电常数层的材料是HfO2、La2O3、ZrO2中的一种。

优选地，所述叠层中的高介电常数层的厚度为1.5～5nm。

优选地，所述叠层中的覆盖层的生长方式是物理气相沉积、化学气相沉积、原子层沉淀、热氧化生长和低压化学气相沉积中的一种。

优选地，覆盖层的厚度为1.5～5nm。

优选地，TiN层的厚度为3～8nm。

优选地，TaN层的厚度为1～5nm。

优选地，TiAl层的厚度为5～12nm。

由此，本发明提出了一种防止PMOS的Al扩散的方法，在生长PMOS功函数金属之后再生长一层TaN，NMOS的TiN和TaN被去除后生长TiAl，这样在PMOS上的TiAl因为有TaN做阻挡层，无法和TiN接触，也不会扩散到TiN内部，因此防止了Al扩散，有利于稳定PMOS的功函数，防止阈值电压偏移，提高器件的稳定性。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的金属栅的形成方法的第一步骤。

图2示意性地示出了根据本发明优选实施例的金属栅的形成方法的第二步骤。

图3示意性地示出了根据本发明优选实施例的金属栅的形成方法的第三步骤。

图4示意性地示出了根据本发明优选实施例的金属栅的形成方法的第四步骤。

图5示意性地示出了根据本发明优选实施例的金属栅的形成方法的第五步骤。

图6示意性地示出了根据本发明优选实施例的金属栅的形成方法的第六步骤。

图7示意性地示出了根据本发明优选实施例的金属栅的形成方法的第七步骤。

图8示意性地示出了根据本发明优选实施例的金属栅的形成方法的第八步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

本发明提出了一种防止PMOS的Al扩散的方法，在生长PMOS功函数金属之后再生长一层TaN，NMOS的TiN和TaN被去除后生长TiAl，这样在PMOS上的TiAl因为有TaN做阻挡层，无法和TiN接触，也不会扩散到TiN内部，因此防止了Al扩散，有利于稳定PMOS的功函数，防止阈值电压偏移，提高器件的稳定性。

图1至图8示意性地示出了根据本发明优选实施例的金属栅的形成方法的各个步骤。

具体地，如图1至图8所示，根据本发明优选实施例的金属栅的形成方法包括：

第一步骤：提供形成NMOS区域100和PMOS区域200的衬底，在NMOS区域100和PMOS区域200上分别形成伪栅极多晶硅结构10，其中伪栅极多晶硅结构10侧部形成有侧壁20，在硅衬底表面和侧壁20侧部形成氮化硅层30，并且在氮化硅层30上形成层间介质层40；

其中，第一步骤提供的结构可以采用现有技术来实现。

第二步骤：去除伪栅极多晶硅结构10；

第三步骤：在NMOS区域100和PMOS区域200上生长介质层、高介电常数层和覆盖层的叠层50；

第四步骤：在叠层50上生长TiN层60，并且在所述TiN层60上沉积TaN层70；

第五步骤：去除NMOS区域100上的TiN层60和TaN层70；

第六步骤：在NMOS区域100和PMOS区域200上沉积TiAl层80，并且在TiAl层80上沉积TiN阻挡层和可湿性钛涂层的组合层90；

第七步骤：在NMOS区域100和PMOS区域200上沉积Al金属91；

第八步骤：在NMOS区域100和PMOS区域200执行化学机械研磨以露出层间介质层40。

优选地，所述叠层中的所述介质层是二氧化硅层，所述叠层中的所述介质层的厚度为1～3nm。

优选地，生长介质层的方式是物理气相沉积、化学气相沉积、原子层沉淀、热氧化生长和低压化学气相沉积中的一种。

优选地，所述叠层中的高介电常数层的材料是HfO2、La2O3、ZrO2中的一种。

优选地，所述叠层中的高介电常数层的厚度为1.5～5nm。

优选地，所述叠层中的覆盖层的生长方式是物理气相沉积、化学气相沉积、原子层沉淀、热氧化生长和低压化学气相沉积中的一种。

优选地，覆盖层(例如，TiN)的厚度为1.5～5nm。

优选地，TiN层的厚度为3～8nm。

优选地，TaN层的厚度为1～5nm。

优选地，TiAl层的厚度为5～12nm。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。