沿超声束朝向角度Θ反射的总声学能量。
[0029]为同时合计由每个换能器元件18检测的回波产生的电信号，时间延迟被引入接收电路22中定义的单独通道。在常规超声扫描中，如上所述，用于接收的时间延迟对应于与发送相关的时间延迟，使得接收波束具有与发射波束对应的操纵方向。也就是说，从其中接收声学能量的操纵方向通常对应于声学能量在其中发送的操纵方向。然而，与每个接收通道关联的时间延迟可在回波接收期间调整或改变以在回波信号发射范围R提供一定程度的接收波束的动态聚焦。在本公开的实施例中，如在此描述的，通过接收电路22用于接收的延迟曲线可不同于由探头12中ASIC使用的对应延迟曲线，使得接收电路在与发射声学能量被引导的方向不同的方向上有效地寻找或扫描，即接收波束的操纵方向不同于发射波束的操纵方向。
[0030]例如，图像数据的获取，控制器28提供特定延迟给接收电路22以沿对应探头12中ASIC所操纵的波束的方向Θ接收回波数据，并在连续范围R中采样回波信号以便提供适当的延迟和相位偏移以在沿着波束的点P处动态聚焦。因此，在检查的图像获取部分期间超声脉冲波形的每个发射和接收导致一系列数据点的获取，该一系列数据点表示从位于沿着超声束的对应一系列点P反射的声音的量。
[0031]根据本公开，声学噪声数据也在检查期间获取。在声学噪声信号获取期间，控制器28提供不同的一组延迟至接收电路22以从不同于Θ的方向接收回波数据，使得回波数据从不同于发射的超声束方向的方向被接收。因此，在检查的声学噪声测量部分期间超声脉冲波形的每个发射和接收导致一系列数据点的获取，该一系列数据点表示从不同于超声束引导方向的方向反射的声音的量。
[0032]变换电路38接收由接收电路22产生的多系列数据点并将数据转换成期望的图像和/或噪声测量。可替代地，控制器28和/或站14的其它基于处理器的组件可处理由接收电路22产生的信号，其对应声学噪声以产生声学噪声测量或其它特征，用于显示或由转换电路38在生成图像时使用。
[0033]在一个实施例中，转换电路38将声学图像数据从极坐标(R- Θ )扇区格式或笛卡尔坐标线性阵列转换成以适合特定帧速率显示的适当缩放的笛卡尔坐标显示像素数据。此扫描转换声学数据然后提供给显示器34，在一个实施例中，其成像信号包络的时间变化幅度为灰色标度。
[0034]图2示出了手持探头12的某些组件的示意图。手持探头12包括朝向病人或接触表面，其包括具有换能器元件18的换能器阵列16，换能器元件18能分别在超声发射中将电能转换成机械能以及在超声接收模式中将机械能转换成电能。在一些实施例中，每个换能器元件18可包括压电陶瓷、匹配层、声吸收器等。此外，换能器元件可以是任意适用于超声诊断的类型，如宽带换能器、谐振换能器等。在某些实施例中，当从病人接收返回的回波时，换能器元件18可以是电压偏置的。也就是说，换能器元件18在从病人接收返回的信号之前，可预充至一定电压(例如lv、2v)，使得所有接收的信号取正值。在某些实施例中，上述特征可具有简化与接收周期关联的电路的效果。
[0035]在一些实施例中，每个换能器元件18可与从波形延迟电路52接收信号的相应脉冲发生器50关联。例如，相应脉冲发生器50可在低电压(例如3.3V或5.0V)接收控制信号并产生驱动换能器元件18的高电压(如负100V至正100V)信号。低电压控制信号可以是期望脉冲发生器状态的数字编码表示。此外，具有这样的功能的脉冲发生器50可接收预设量的位的信号并从已接收位中编码的信息产生多个独立信号。例如，两位信号可解码以产生四个用于四个脉冲发生器状态的独立信号(例如，高、低、地、接收)。应当注意的是，任意数量合适的位可编码成信号并且可基于接收位的数量产生任意数量的可能信号。在所示实施例中，解码器54可将来自波形延迟电路52的数字信号转换成用于脉冲发生器50的模拟或数字控制信号。在某些实施例中，每个脉冲发生器50可包括能将数字信号转换成模拟信号的电路。
[0036]脉冲发生器50可作为发射器，其提供所需电压以激励换能器元件18中的压电材料(例如陶瓷)。因此，脉冲发生器50通过施加电压的调整控制发送至病人的电力。应当注意的是，在一些实施例中，ADC 54可与脉冲发生器50或包含在手持探头12中的其它元件联合以确定施加电压的幅度。在一些实施例中，如在脉冲回波操作模式中，脉冲发生器50可在数兆赫频率处对它们相应的换能器元件18施加脉冲。
[0037]本公开提供ASIC的实现，其具有增加的灵活性但是降低的复杂性，特别是对于元件的2D阵列。因此，本公开的ASIC的实现可需要较少波形发生器和相关发射波束成形电路以实现期望的波束成形。
[0038]在某些实施例中，波形延迟电路52提供信号给用于激励换能器元件18的脉冲发生器50。为产生不同超声束形状，在信号输出至脉冲发生器50之前，波形延迟电路可施加一系列延迟至信号。图3示出了包括4延迟单元62阵列的波形延迟电路52的示例，其中4延迟单元62可包括与脉冲发生器50电耦合并提供信号给脉冲发生器50的电路。此外，火延迟单元64的列可与d ,延迟单元62的行电耦合。每个d ,延迟单元62和d ￥延迟单元64可接收信号，引入递增延迟或没有延迟，并使延迟信号对邻近块的后续延迟可用，并进一步分配给其它块并最终分配给脉冲发生器50和换能器元件18。在一些实施例中，每个dx延迟单元62可引入O至3延迟增量的延迟，其中延迟增量是波形延迟电路52的波形发生器的时钟频率的函数。类似地，在一些实施例中，每个七延迟单元64可引入O至7延迟增量的延迟。可能延迟时间范围的分辨率或精细度取决于每个延迟单元中配置的电路和操作延迟电路的时钟频率的布置和/或组合。
[0039]在图示实施例中，为引入信号，波形延迟电路52可包括四个波形发生器(WG0、WGU WG2和WG3)66a-d，其可产生可以是正弦和周期性的数字编码的波形的延迟版本。为确定哪个波形施加在每个dy延迟波形单元64，4至I多路转接器68可从两个波形发生器66和在多路转接器68的任一侧的七延迟单元64接收输入信号。每个多路转接器68可包括二位选择器输入，这样控制系统可确定哪个多路转接器输入被传递至对应的七延迟单元64。每个七延迟单元64施加延迟至信号，并使信号可用于d ,延迟单元62和邻近d y延迟单元64的对应行。在某些实施例中，波形发生器66a-d沿一个维度(Y)中波形延迟电路52外围的七延迟单元64分布波形信号，并且随后将波形信号分布至具有另一维度(X)中的4延迟单元62的元件阵列核心。
[0040]每个(^延迟单元62接收延迟信号，施加附加延迟，并输出信号至一个或多个脉冲发生器50和邻近Cl3JS迟单元62。通过波形延迟电路52延迟和传递传播信号，控制电路可获得由换能器元件18输出的声波的期望形状和强度。
[0041]应当注意的是，也可实现不同于图3所示实现的波形延迟电路52的结构。例如，在图3中，波形发生器66配置在波形延迟电路52的外围，但只要每个波形发生器66与至少一个延迟单元电耦合，它们可配置在电路的任何地方。每个波形发生器66不必为每个延迟单元提供波形信号。换句话说，在一些实施例中，只有一部分延迟单元从一个波形发生器接收波形。此外，其它实施例可包含多于或少于四个波形发生器66，其中，波形发生器66的数量与功耗和所需硅面积直接相关(即，存在越多的波形发生器66，则需要越大的功率汲取和更大的硅空间)。设计波形延迟电路52以允许波形发生器66的数量小于延迟单元的数量。例如，波形发生器与延迟单元的比例可以是1: 5或1: 20。因为每个延迟单元与一个或多个换能器元件18连接，因此波形发生器66也比换能器元件18少。在某些实施例中，延迟单元可布置成其它结构而不是阵列。例如，延迟单元可布置成同心圆以形成圆形探头12。在其它实施例中，延迟单元可布置成三维模式以获得更多复杂波束成形特性。
[0042]如所提到的，每个Cl3JS迟单元62和屯延迟单元64包括电路以确定施加在通过延迟单元传播的信号上的延迟。图4和图5分别示出了每个4延迟单元62和d￥延迟单元64的延迟电路。图4中的七延迟单元64可包括输入线70以及多个2至I多路转接器68a-c。多路转接器68a-c可接收一位选择信号72a-c以确定多路转接器68是传递通过一系列触发器电路74延迟的波形，还是直接绕过触发器电路没有延迟的波形。应当注意的是，触发器电路74是延迟设备的一个可能实现。在其它实施例中，其它锁存或采样结构可替代触发器电路74。例如，选择信号72可以是数字“O”以选择没有延迟的信号，并且可以是数字“I”以选择通过前述触发器电路74延迟的信号。然而，应当注意的是，即使当选择没有延迟(零延迟)的信号时，每个多路转接器68仍可引入少量延迟(例如2.5纳秒)。这些无意的少量延迟可称之为硬件传播延迟，而故意的延迟可称之为可选择延迟。例如，为形成可选择延迟，每个触发器电路74设计成基于时钟信号76的上升沿或下降沿锁存存在于输入上的值至输出。因此，对比没有穿过触发器74传播的相同信号，穿过触发器电路74传播的波形将会延迟一个时钟周期。如