处理装置、处理方法以及电子乐器的制造方法
【技术领域】
[0001]本发明涉及CPU以及音源等多个处理部构成为共享存储器的处理装置、处理方法以及电子乐器。
【背景技术】
[0002]一般来说，在电子乐器中，具备由控制乐器整体的CPU、在该CPU的控制下产生乐音波形的音源构成的乐音产生装置。近年来，基于减少产品成本的要求，公知构成为与控制乐器各部分的CPU共享读取音源所需的波形数据的存储器的电子乐器。
[0003]在音源以及CPU共享存储器的乐音产生装置中，多个进程同时并行地访问共享存储器，其结果是，会发生访问竞争(冲突)。为了避免访问竞争，只要使对共享存储器进行的访问待机即可，特别是音源中同时发声的信道数越是增加，因访问待机而导致的处理延迟越显著，导致处理效率的降低。
[0004]因此，近年来，例如日本特开2013 - 186368号公报公开那样，开发了与总线的空闲状态对应地利用发声中的各信道的时隙以外的期间从共享存储器读取规定信道部分的波形数据，实现处理效率的提高的技术，或如日本特开2014 - 16378号公报公开那样，在与总线的空闲状态对应地从共享存储器读取规定信道部分的波形数据时，使经过故障判定时刻之前波形数据的读取未结束的信道停止发声，实现总线负荷的减少并且防止产生不希望的噪声的技术。
[0005]然而，在上述公报公开的技术中，由于仅是实现音源中执行的乐音波形的生成处理的高效化，或防止不希望的噪声的产生，因此担心导致控制系统整体(乐器整体)的处理能力降低。具体而言，例如在音源的总线优先顺序比CPU高的情况下，该音源中同时发声的信道数越是增加，访问共享存储器的频率也越是增加，相反，CPU访问共享存储器的频率减少，其结果是，导致通过该CPU以包括控制音源的处理在内的方式控制系统整体(乐器整体)的处理能力降低。
【发明内容】
[0006]本发明是鉴于这样的情况而完成的，其目的在于提供能够避免控制系统整体(乐器整体)的处理能力降低的处理装置、处理方法以及电子乐器。
[0007]为了实现上述目的，本发明的处理装置的特征在于，具备:
[0008]多个处理部，根据从存储器读取的数据进行处理；
[0009]总线，连接上述存储器与上述多个处理部；以及
[0010]通信量监视器，监视述多个处理部相对于上述总线上的通信量，并且在上述多个处理部中的对于上述存储器被最优先赋予访问权的处理部的通信量超过预先决定的上限值的情况下，输出使被赋予上述访问权的处理部的通信量减少的信号。
[0011]本发明的处理方法使用于处理装置，该处理装置具有根据从存储器读取的数据进行处理的多个处理部、以及连接上述存储器与上述多个处理部的总线，其特征在于，
[0012]上述处理装置监视上述多个处理部相对于上述总线的通信量，并且在上述多个处理部中的对于上述存储器被最优先赋予访问权的处理部的通信量超过预先决定的上限值的情况下，输出使被赋予上述访问权的处理部的通信量减少的信号。
【附图说明】
[0013]图1是示出具备本发明的一实施方式的乐音产生装置的电子乐器100的整体结构的框图。
[0014]图2是示出基本时钟mc、时钟mc[10:4]、时钟mc[3:0]以及采样时钟SC[7:0]的对应关系的时间图。
[0015]图3是示出本发明的一实施方式的乐音产生装置的结构的框图。
[0016]图4是示出通信量监视器30的结构的电路图、以及示出BUSY累加值存储用存储器36的结构的存储器映射图(memory map)。
[0017]图5是示出根据写入地址ADR将BUSY累加值写入BUSY累加值存储用存储器36(循环存储器)的动作的一例的时间图。
[0018]图6是示出选择访问共享存储器15的总线主控器的动作的一例的时间图。
[0019]图7是示出由CPU13执行的音符事件处理的动作的流程图。
[0020]图8是示出由CPU13以及通信量监视器30 (波形产生部通信量监视器30a、波形处理部通信量监视器30b以及CPU通信量监视器30c)协作执行的总线监视处理的动作的流程图。
[0021]图9是示出由CPUl3执行的优先顺序变更处理的动作的流程图。
[0022]图10是示出变形例的乐音产生装置的结构的框图。
【具体实施方式】
[0023]以下，参照附图对本发明的实施方式进行说明。
[0024]A.整体结构
[0025]参照图1对具备本发明的一实施方式的乐音产生装置的电子乐器100的整体结构进行说明。图1是示出电子乐器100的整体结构的框图。在图1中，键盘10具有多个键作为用于指定应产生的乐音的音高的操作部，输出与演奏操作(按键.离键操作)对应的接通/切断信号、以及包括作为指定音高的被按下的键的键编号(或者离开的键的键编号)在内的演奏信息。
[0026]虽未图示，操作部11除了具有使电源接通/切断的电源开关之外，还具有设定或选择修饰产生乐音的各种参数的各种开关，产生与被操作的开关种类对应的开关事件。该操作部11产生的开关事件被CPU13获取。显示部12根据从CPU13提供的显示控制信号，通过画面显示乐器各部分的设定状态、动作状态等。
[0027]CPU13除了根据从操作部11供给的各种开关事件设定装置各部分的动作状态之夕卜，还产生包括通过用户的按键操作而生成的演奏信息在内的音符打开事件，向音源16发送并指示乐音产生，产生包括通过用户的离键操作而生成的演奏信息在内的音符关闭事件，向音源16发送并指示消音。本发明的主旨的CPU13的特征性处理动作之后详述。
[0028]程序存储器14例如由ROM构成，存储载入上述CPU13的各种程序数据。共享存储器15例如由RAM构成，是CPU13以及音源16能够共同访问的存储器，存储CPU13的程序数据/工作数据、音源16的程序数据/工作数据/各种音色的波形数据等。
[0029]音源16具备通过公知的波形存储器读取方式构成的多个发声信道(MIDI信道)，除了根据从CPU13发出的音符打开(note on)/音符关闭(note off)事件产生乐音波形数据W之外，还对所产生的乐音波形数据W赋予效果而输出。声音系统17将从音源16输出的乐音波形数据W转换为模拟形式的乐音信号，实施从该乐音信号去除不需要的噪声等过滤之后对其进行增幅，从扬声器播放。
[0030]这些键盘10、操作部11、显示部12、CPU13以及音源16直接与总线19连接，程序存储器14经由存储器控制器20与总线19连接，共享存储器15经由存储器控制器60、仲裁器(arbiter) 40与总线19连接。
[0031]另外，在该总线19上连接通信量监视器30以及优先顺序设定寄存器50，此外，通信量监视器30监视经由存储器控制器60以及仲裁器40而访问共享存储器15的CPU13以及音源16的通信量。
[0032]时钟产生部18具备产生基本时钟CK并且对该基本时钟CK进行计数的11比特的主计数器me以及8比特的采样计数器sc。在时钟产生部18中，产生作为主计数器me的上位7比特输出(1SB(MSB)?4SB)的时钟mc[10:4]、作为下位4比特输出(3SB?OSB(LSB))的时钟me [3:0]以及采样时钟sc [7:0]。
[0033]这里，参照图2对基本时钟CK、时钟me [10:4]以及时钟me [3:0]的对应关系进行说明。在图2中，时钟mc[10:4]形成信道O处理?信道127处理，信道O处理?信道127处理相当于与音源16中进行分时动作的128个(Oh?7Fh)发声信道分别对应的时隙。
[0034]信道O处理?信道127处理分别被分配时钟me[3:0]的16时钟X3区间。在该16时钟X 3区间内，16时钟X I期间被自信