1.本发明涉及一种使用提拉法(czochralski method，以下，简称为“cz法”。)制造单晶硅的单晶硅的制造方法、通过该单晶硅的制造方法制造的单晶硅及硅晶片。
背景技术：
2.用作便携式设备的电力用器件的功率mosfet(metal oxide semiconductor field effect transistor：金属氧化物半导体场效应晶体管)在工作(导通)时的漏极和源极之间具有恒定的电阻值(将其称为“导通电阻”。)。因此，功率mosfet本身在工作中根据在内部流过的电流来消耗电力。
3.从而，若能够减小功率mosfet的导通电阻，则能够减少便携式设备的消耗电力。根据这种背景，器件制造商为了减小功率mosfet的导通电阻，强烈要求一种以高浓度添加了以砷(as)、磷(p)及锑(sb)为代表的n型掺杂剂的低电阻率(以下，简称为“电阻率”。)的单晶硅。
4.然而，在使用cz法制造以高浓度添加了掺杂剂的单晶硅的情况下，通过将掺杂剂大量加入到硅熔液中，硅熔液的凝固点与掺杂剂添加到硅熔液中的掺杂剂添加熔液的凝固点的差异，即凝固点降低程度变得非常大，导致发生成分过冷(constitutional undercooling)。
5.在此，对成分过冷进行说明。在单晶硅与掺杂剂添加熔液的边界，即固液界面上，单晶硅内的掺杂剂浓度与掺杂剂添加熔液内的掺杂剂浓度以不同值成为平衡状态。
6.因此，在单晶硅侧未完全容纳的掺杂剂排出到掺杂剂添加熔液中，掺杂剂蓄积在固液界面附近，掺杂剂浓度成为根据离固液界面的距离从固液界面上的浓度按指数函数减少的浓度分布。
7.与所述浓度分布对应的液相线温度成为根据离固液界面的距离从固液界面上的温度(以下，称为“界面温度”。)按指数函数上升的温度分布。另一方面，若假设掺杂剂添加熔液的实际温度成为根据离固液界面的距离从所述界面温度线性上升的温度分布，则在掺杂剂添加熔液内存在实际温度比液相线温度低的区域。
8.在实际温度处于液相线温度以下的意义上，可以说该区域被过冷，但是这不是由温度变化引起的，而是因成分变化而产生，因此称为成分过冷。
9.若产生成分过冷，则远离固液界面的区域与固液界面相比过冷，凝固速度也比该区域快。在这种状态下，在固液界面上产生微小的凹凸的情况下，凸出部分快速晶体生长，微小的凹凸被放大而形成单元组织，进而，形成在单元组织的侧面形成有凹凸的枝晶组织。
10.在单晶硅的生长阶段产生不同于这种正常晶体生长的异常晶体生长的情况下，由于不是单晶，因此存在无法持续进行单晶硅制造的问题。
11.作为解决该问题的一例，有专利文献1中公开的单晶硅的制造方法。在该单晶硅的制造方法中，从以红磷作为主要掺杂剂而包含的掺杂剂添加熔液中，通过cz法提拉单晶硅并使其生长。
12.在该单晶硅的制造方法中，在单晶硅的直体部开始位置上的电阻率控制在0.80mωcm以上、1.05mωcm以下之后，随着提拉单晶硅并使其生长，依次逐渐降低单晶硅的电阻率，使单晶硅的一部分电阻率为0.5mωcm以上、0.7mωcm以下。
13.在该单晶硅的制造方法中，作为增加掺杂剂添加熔液内的掺杂剂浓度的方法，在单晶硅的提拉中添加掺杂剂，或者利用由伴随单晶硅提拉的偏析现象引起的掺杂剂浓度的上升，或者改变导入到腔室内的不活泼气体的导入量以抑制掺杂剂的蒸发，或者改变腔室内的压力(炉内压力)。现有技术文献专利文献
14.专利文献1：日本特开2018-184317号公报(权利要求1、0022段、0023段)
技术实现要素：
发明所要解决的技术问题
15.根据专利文献1中记载的现有技术，能够制造一种单晶硅，其在防止直体部开始位置产生有位错化的同时，在从以红磷为掺杂剂的单晶硅的直体部开始位置起60％的位置到尾部为止的区域为0.6mωcm以下的极低电阻率(参照专利文献1的0027段～0030段、0032段、图2及图3)。
16.然而，即使使用专利文献1中记载的现有技术调整掺杂剂添加熔液内的掺杂剂浓度以达到目标电阻率并开始单晶硅的提拉，也只能得到少量满足目标电阻率的部分，存在发生产率降低的问题。
17.因此，期望一种单晶硅的制造方法，其能够以高产率制造以高浓度添加了n型掺杂剂的电阻率低的单晶硅。
18.本发明作为解决所述问题的课题的一例，其目的在于提供一种能够解决课题的单晶硅的制造方法、单晶硅及硅晶片。用于解决技术问题的方案
19.作为在单晶硅中不产生所述异常晶体生长而制造以高浓度添加了n型掺杂剂的电阻率低的单晶硅的一般方法，例如，有(1)减缓单晶硅的提拉速度的方法、以及(2)增大单晶硅轴向温度梯度的方法。
20.在使用(1)方法的情况下，由于单晶硅的制造期间变长，因此从掺杂剂添加熔液蒸发的掺杂剂的蒸发量也相应地增加，其结果，导致所制造的单晶硅的电阻率上升，因此在单晶硅的低电阻率化中有限制。
21.为了使用(2)方法，例如，需要重新设计腔室内的各构件(以下，称为“炉内产品”。)，例如，增加屏蔽从加热硅熔液的加热器向单晶硅的辐射热的热屏蔽件的绝热材料的量，或者设计强制冷却单晶硅的冷却筒、或者缩小热屏蔽件与掺杂剂添加熔液的间隙等，因此需要花费成本。并且，根据炉内产品的结构，仅通过设计变更可能无法应对，在单晶硅的低电阻率化中有限制。
22.因此，本发明人经过重复深入研究的结果，得到以下见解。若进行单晶硅的提拉，则单晶硅沿轴向(晶体长度方向)生长。伴随单晶硅的生长，坩埚内的掺杂剂添加熔液的残留量减少，因此如图6(a)所示，单晶硅的每单位晶体长度方向长度的固化率随着单晶硅的
晶体长度变长而逐渐增加。
23.在此，固化率是指单晶硅的提拉重量相对于加入到坩埚中的硅原料的量(以下，称为“装料量”。)的比例。
24.另一方面，由于大部分掺杂剂的偏析系数小于1，因此随着进行单晶硅的提拉而坩埚内的掺杂剂添加熔液的残留量减少，通过偏析现象，掺杂剂添加熔液内的掺杂剂浓度逐渐变高。因此，如图6(b)所示，单晶硅的每单位晶体长度方向长度的电阻率随着单晶硅的晶体长度变长而逐渐降低。
25.在此，可以考虑使装料量保持现有量，使单晶硅的直体部整体的直径大于现有大小的情况(以下，称为“扩径化”。)。在该情况下，由于单晶硅的每单位晶体长度方向长度的掺杂剂添加熔液的消耗量增加，因此单晶硅的长度缩短。例如，在装料量为100kg的情况下，若直体部的直径为205mm，则直体部的长度为1150mm，但是若直体部的直径为212mm，则直体部的长度为1075mm。
26.随之，如图7(a)中的实线所示，扩径化时的单晶硅的每单位晶体长度方向长度的固化率与未扩径化时(图7(a)的双点划线)相比，特性直线相对于晶体长度的斜率变大。
27.另一方面，如图7(b)中的实线所示，扩径化时的单晶硅的每单位晶体长度方向长度的电阻率与未扩径化时的(图7(b)的双点划线)相比，特性曲线相对于晶体长度的斜率变大。然后，扩径化时的直体部的最终电阻率低于未扩径化时的直体部的最终电阻率。
28.在使单晶硅扩径化的情况下，与使单晶硅未扩径化时相比，保持在坩埚内的掺杂剂添加熔液露出的面积缩小(使用相同内径的坩埚的情况)，并且单晶硅的制造期间缩短，因此从掺杂剂添加熔液蒸发的掺杂剂的蒸发量也相应地减少。其结果，如图7(b)所示，扩径化时的单晶硅的电阻率低于未扩径化时的单晶硅的电阻率。
29.在装料量为100kg的情况下，与直体部的直径为202mm的单晶硅相比，直体部的直径为212mm的单晶硅的制造时间约缩短3小时。然而，如上所述，由于扩径化时的直体部的长度比未扩径化时的直体部的长度短，因此能够从扩径化时的直体部获得的晶片的数量当然减少。因此，在增加晶片的获得数量的方面，优选不扩大直径而延长直体部的长度。
30.如上所述，发明人得到如下见解：使装料量保持现有量，如图1所示，制造具有由肩部1a、直体部1b及尾部1c构成的形状的单晶硅1即可。即，发明人得到如下见解：在通过形成扩径化的直体部而充分降低电阻率之后，通过形成减小直径的直体部，能够得到更长的电阻率低的直体部。
31.直体部1b由具有直径d1的第1直体部1ba、缩径部1bb、具有直径d2的第2直体部1bc构成。直径d1为比作为硅晶片被产品化时的直径d0(以下，称为“产品直径d0”。)大1％以上且5％以下的值。直径d2为比直径d1大3.5％以上且15％以下的值，更优选为大3.5％以上且10％以下的值。即，d0＜d1＜d2。
32.若使直径d1比产品直径d0大小于1％的值，即使直径d1过度接近于产品直径d0，则电阻率不会降低至目标值，因单晶硅提拉时的直径变动而实际得到的第1直体部1ba的直径小于产品直径d0的可能性提高，有可能无法获得晶片产品。
33.另一方面，若使直径d1为比直径d0大5％的值，则电阻率过度降低，因此导致具有目标电阻率区域的单晶硅的产品成品率降低，并且可能无法充分获得本发明的效果，例如，第1直体部1ba的长度缩短，得到更长的电阻率低的直体部等。
34.并且，若使直径d2为比直径d1大小于3.5％的值，则无法充分获得本发明的效果，例如，电阻率无法降低至目标值，可能无法得到所期望的低电阻率的单晶。若使直径d2为比直径d1大15％的值，则因单晶硅与热屏蔽件接触而有位错化的风险提高，并且将第2直体部1bc的外周磨削至产品直径d0时的磨削余量变大，磨削损失变大。因此，优选使直径d2与直径d1相比大15％以下，更优选为使直径d2与直径d1相比大10％以下。
35.即，可以认为，通过在第2直体部1bc的形成工序中使单晶硅的每单位晶体长度方向长度的掺杂剂添加熔液的消耗量增加，使单晶硅的每单位晶体长度方向长度的固化率增加，通过偏析现象提高掺杂剂添加熔液内的掺杂剂浓度，在使第2直体部1bc的底部部分的电阻率大幅降低之后，若形成第1直体部1ba，则第1直体部1ba的大部分具有目标电阻率。
36.为了解决所述课题，本发明涉及一种单晶硅的制造方法，其从掺杂剂添加到硅熔液中的掺杂剂添加熔液中，通过提拉法提拉单晶硅并使其生长，所述单晶硅的制造方法的特征在于，所述单晶硅通过肩部、直体部及尾部依次连接而构成，所述直体部具备：第1直体部，具有第1直径；及第2直体部，位于比所述第1直体部更靠所述肩部侧的位置，并具有有意比所述第1直径大的第2直径，将与所述肩部连接的所述直体部的开始位置上的电阻率设为第1电阻率，然后，提拉所述单晶硅并使其生长以形成所述第1直体部，并且将所述第1直体部的开始位置上的电阻率设为比所述第1电阻率低的第2电阻率。
37.在本说明书中，在单晶硅的形成中，当从肩部形成工序过渡到直体部形成工序时，经常直径控制性不好而单晶硅的直径意外地变大，因此“有意”为了排除这种情况而使用。
38.本发明为一种单晶硅的制造方法，其尤其适合以高产率制造具有2.0mωcm以下的极低电阻率的n型单晶硅。
39.在本发明所涉及的单晶硅的制造方法中，其特征在于，所述第2直径比所述第1直径大3.5％以上且15％以下。
40.本发明涉及一种单晶硅的制造方法，其从红磷作为掺杂剂添加到硅熔液中的掺杂剂添加熔液中，通过提拉法提拉用于制作具有200mm直径的晶片的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，所述单晶硅通过肩部、直体部及尾部依次连接而构成，所述直体部具备：第1直体部，具有第1直径；及第2直体部，位于比所述第1直体部更靠所述肩部侧的位置，并具有比所述第1直径大3.5％以上且15％以下的第2直径，使与所述肩部连接的所述直体部的开始位置上的电阻率为0.8mωcm以上且1.05mωcm以下，然后，提拉所述单晶硅并使其生长以形成所述第1直体部，并且使所述第1直体部的一部分电阻率为0.5mωcm以上且0.7mωcm以下。
41.本发明涉及一种单晶硅的制造方法，其从砷作为掺杂剂添加到硅熔液中的掺杂剂添加熔液中，通过提拉法提拉用于制作具有200mm直径的晶片的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，所述单晶硅通过肩部、直体部及尾部依次连接而构成，所述直体部具备：第1直体部，具有第1直径；及第2直体部，位于比所述第1直体部更靠所述肩部侧的位置，并具有比所述第1直径大3.5％以上且15％以下的第2直径，使与所述肩部连接的所述直体部的开始位置上的电阻率为1.9mωcm以上且2.3mωcm以下，然后，提拉所述单晶硅并使其生长以形成所述第1直体部，并且使所述第1直体部的一部分电阻率为1.2mωcm以上且1.4mωcm以下。
42.本发明涉及一种单晶硅的制造方法，其从红磷作为掺杂剂添加到硅熔液中的掺杂
剂添加熔液中，通过提拉法提拉用于制作具有300mm直径的晶片的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，所述单晶硅通过肩部、直体部及尾部依次连接而构成，所述直体部具备：第1直体部，具有第1直径；及第2直体部，位于比所述第1直体部更靠所述肩部侧的位置，并具有比所述第1直径大3.5％以上且15％以下的第2直径，使与所述肩部连接的所述直体部的开始位置上的电阻率为1.2mωcm以上且1.7mωcm以下，然后，提拉所述单晶硅并使其生长以形成所述第1直体部，并且使所述第1直体部的一部分电阻率为0.8mωcm以上且1.0mωcm以下。
43.本发明涉及一种单晶硅的制造方法，其从砷作为掺杂剂添加到硅熔液中的掺杂剂添加熔液中，通过提拉法提拉用于制作具有300mm直径的晶片的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，所述单晶硅通过肩部、直体部及尾部依次连接而构成，所述直体部具备：第1直体部，具有第1直径；及第2直体部，位于比所述第1直体部更靠所述肩部侧的位置，并具有比所述第1直径大3.5％以上且15％以下的第2直径，使与所述肩部连接的所述直体部的开始位置上的电阻率为2.5mωcm以上且3.1mωcm以下，然后，提拉所述单晶硅并使其生长以形成所述第1直体部，并且使所述第1直体部的一部分电阻率为1.7mωcm以上且2.0mωcm以下。
44.在本发明所涉及的单晶硅的制造方法，其特征在于，当形成所述第1直体部时，与形成所述第2直体部时相比，促进所述掺杂剂从所述掺杂剂添加熔液蒸发。
45.本发明涉及一种单晶硅，其是肩部、直体部及尾部依次连接而成的、用于制作具有200mm直径的晶片的单晶硅，所述单晶硅的特征在于，所述直体部具备：第1直体部，具有第1直径；及第2直体部，具有比所述第1直径大3.5％以上且15％以下的第2直径，所述第1直体部的一部分电阻率为0.5mωcm以上且0.7mωcm以下，所述第2直体部位于比所述第1直体部更靠所述肩部侧的位置。
46.本发明涉及一种单晶硅，其是肩部、直体部及尾部依次连接而成的、用于制作具有200mm直径的晶片的单晶硅，所述单晶硅的特征在于，所述直体部具备：第1直体部，具有第1直径；及第2直体部，具有比所述第1直径大3.5％以上且15％以下的第2直径，所述第1直体部的一部分电阻率为1.2mωcm以上且1.4mωcm以下，所述第2直体部位于比所述第1直体部更靠所述肩部侧的位置。
47.本发明涉及一种单晶硅，其是肩部、直体部及尾部依次连接而成的、用于制作具有300mm直径的晶片的单晶硅，所述单晶硅的特征在于，所述直体部具备：第1直体部，具有第1直径；及第2直体部，具有比所述第1直径大3.5％以上且15％以下的第2直径，所述第1直体部的一部分电阻率为0.8mωcm以上且1.0mωcm以下，所述第2直体部位于比所述第1直体部更靠所述肩部侧的位置。
48.本发明涉及一种单晶硅，其是肩部、直体部及尾部依次连接而成的、用于制作具有300mm直径的晶片的单晶硅，所述单晶硅的特征在于，所述直体部具备：第1直体部，具有第1直径；及第2直体部，具有比所述第1直径大3.5％以上且15％以下的第2直径，所述第1直体部的一部分电阻率为1.7mωcm以上且2.0mωcm以下，所述第2直体部位于比所述第1直体部更靠所述肩部侧的位置。
49.本发明所涉及的硅晶片，其特征在于，从构成所述单晶硅的所述第1直体部切出，所述电阻率为0.5mωcm以上且0.7mωcm以下。
50.本发明所涉及的硅晶片，其特征在于，从构成所述单晶硅的所述第1直体部切出，所述电阻率为1.2mωcm以上且1.4mωcm以下。
51.本发明所涉及的硅晶片，其特征在于，从构成所述单晶硅的所述第1直体部切出，所述电阻率为0.8mωcm以上且1.0mωcm以下。
52.本发明所涉及的硅晶片，其特征在于，从构成所述单晶硅的所述第1直体部切出，所述电阻率为1.7mωcm以上且2.0mωcm以下。发明效果
53.根据本发明，能够以高产率制造以高浓度添加了掺杂剂的电阻率低的单晶硅。
附图说明
54.图1是表示用于说明本发明的见解的单晶硅的结构的一例的概念图。图2是表示应用了本发明的一种实施方式所涉及的单晶硅的制造方法的半导体晶体制造装置的结构的一例的概念图。图3是表示当通过本发明的一种实施方式所涉及的单晶硅的制造方法制造单晶硅时应该得到的电阻率分布的一例与单晶硅的结构的一例的对应关系的图。图4是用于说明本发明的一种实施方式所涉及的单晶硅的制造方法的一例的流程图。图5是用于说明本发明的一种实施方式所涉及的单晶硅的制造方法的一例的流程图。图6是表示用于说明本发明的见解的前提的、相对于单晶硅的晶体长度的固化率及电阻率的特性的一例的曲线图。图7是表示用于说明本发明的见解的前提的、相对于单晶硅的晶体长度的固化率及电阻率的特性的一例的曲线图。
具体实施方式
55.以下，参考附图，对用于实施本发明的方式进行说明。[半导体晶体制造装置的结构]图2是表示应用了本发明的一种实施方式所涉及的单晶硅的制造方法的半导体晶体制造装置10的结构的一例的概念图。半导体晶体制造装置10使用cz法制造单晶硅。
[0056]
半导体晶体制造装置10具备装置主体11、存储器12及控制部13。装置主体11具备腔室21、坩埚22、加热器23、提拉部24、热屏蔽件25、绝热材料26、坩埚驱动部27、温度计28及直径传感器29。
[0057]
腔室21具备主腔室31和与该主腔室31的上部连接的牵引腔室32。在牵引腔室32的上部设置有将氩(ar)气等不活泼气体导入到腔室21内的气体导入口33a。在主腔室31的下部设置有通过未图示的真空泵的驱动而排出腔室21内的气体的气体排出口33b。
[0058]
从气体导入口33a导入到腔室21内的不活泼气体在生长中的单晶硅1与热屏蔽件25之间下降，在经过热屏蔽件25的下端与掺杂剂添加熔液md的液面的间隙之后，流向热屏蔽件25与坩埚22的内壁之间，进而，流向坩埚22的外侧，然后在坩埚22的外侧下降，并从气体排出口33b排出。
[0059]
坩埚22配置于主腔室31内，并储存掺杂剂添加熔液md。坩埚22具备支承坩埚41、容纳于支承坩埚41中的石英坩埚42、插入到支承坩埚41与石英坩埚42之间的石墨片43。另外，可以不设置石墨片43。
[0060]
支承坩埚41例如由石墨或碳纤维增强型碳构成。支承坩埚41例如可以被实施碳化硅(sic)化表面处理或热分解碳包覆处理。石英坩埚42以二氧化硅(sio2)为主要成分。石墨片43例如由膨胀石墨构成。
[0061]
加热器23隔开规定间隔配置于坩埚22的外侧，并加热坩埚22内的掺杂剂添加熔液md。提拉部24具备在一端安装晶种2的缆线51和使该缆线51升降及旋转的提拉驱动部52。
[0062]
热屏蔽件25至少表面由碳材料构成。热屏蔽件25设置成当制造单晶硅1时包围单晶硅1。热屏蔽件25发挥如下作用：对于生长中的单晶硅1，屏蔽来自坩埚22内的掺杂剂添加熔液md或加热器23、坩埚22的侧壁的辐射热，对于晶体生长界面，即固液界面的附近，抑制向外部的热扩散，并控制单晶硅1的中心部及外周部的提拉轴向温度梯度。
[0063]
绝热材料26呈大致圆筒状，由碳构件(例如，石墨)构成。绝热材料26隔开间隔配置于加热器23的外侧。坩埚驱动部27具备从下方支承坩埚22的支承轴53，使坩埚22以规定速度旋转和升降。
[0064]
温度计28例如由辐射温度计或双色温度计构成。温度计28经由在主腔室31的侧面穿设的观察窗33c及在绝热材料26上穿设的贯穿孔26a每隔规定时间实际测量加热器23的温度，并将该实际测量值(实际测量加热器温度)供给到控制部13。
[0065]
直径传感器29例如由ccd相机或辐射温度计构成。直径传感器29经由在主腔室31的上表面穿设的观察窗33d每隔规定时间实际测量单晶硅1的固液界面附近的直径，并将该实际测量值(实际测量直径)供给到控制部13。
[0066]
存储器12存储有腔室21内的ar气体的气体流量或炉内压力、供给到加热器23的电力、坩埚22或单晶硅1的转速、坩埚22的位置等单晶硅1的制造中需要的各种信息。并且，存储器12例如存储直径分布表、电阻率分布表、提拉速度分布表及加热器温度分布表。
[0067]
直径分布表包括当使用cz法制造一个单晶硅1时应该得到的目标直径的信息。在本实施方式中，单晶硅1以图1所示形状被制造，因此在直径分布表中至少包括图1所示的第1直体部1ba的直径d1和第2直体部1bc的直径d2。
[0068]
电阻率分布表包括在单晶硅1的整个长度应该得到的目标电阻率的信息。在图3的上侧示出与单晶硅1的直体部1b有关的电阻率分布的一例。
[0069]
在图3的上侧，电阻率分布表示为电阻率相对于单晶硅1的晶体长度的特性。在图3所示的电阻率分布的例子中，第2直体部1bc的直径d2为220mm，第1直体部1ba的直径d1为205mm。并且，第2直体部1bc的晶体长度为400mm，第1直体部1ba的晶体长度为575mm。
[0070]
在图3所示的电阻率分布中，双点划线表示以直径d2制造整个直体部1b时的电阻率相对于单晶硅1的晶体长度的特性。即，在不形成缩径部1bb及第1直体部1ba的情况下，导致直体部1b的底部部分的电阻率比目标值过度降低。然而，在本实施方式中，由于形成有缩径部1bb及第1直体部1ba，因此第1直体部1ba的底部部分的电阻率能够维持目标值。
[0071]
在此，对电阻率分布的创建方法的一例简单地进行说明。例如，考虑到开始提拉单晶硅1时的掺杂剂添加熔液md内的掺杂剂浓度、因掺杂剂从掺杂剂添加熔液md蒸发而掺杂剂添加熔液md内的掺杂剂浓度降低、以及因伴随单晶硅1的提拉的偏析现象而掺杂剂添加
熔液md内的掺杂剂浓度上升，在提拉单晶硅1之前，通过计算能够求出电阻率分布。
[0072]
并且，根据通过所述计算求出的电阻率分布来测定被提拉的单晶硅1的长度方向的电阻率分布，使该测定结果反馈到电阻率分布的计算，以能够提高电阻率分布的计算精度。
[0073]
在图3中，电阻率a是应该开始形成缩径部1bb的电阻率。电阻率a设定为例如至少第1直体部1ba的一部分电阻率成为所期望的低电阻率。
[0074]
提拉速度分布表包括在单晶硅1的整个长度上应该得到的目标提拉速度的信息。加热器温度分布表包括在单晶硅1的整个长度上应该得到的目标加热器温度的信息。
[0075]
控制部13根据存储在存储器12中的各种信息或操作者的操作来控制各部以制造单晶硅1。
[0076]
《单晶硅的制造方法》接着，对使用了具有所述结构的半导体晶体制造装置10的单晶硅的制造方法的一例进行说明。在本实施方式中，例示出制造产品直径d0为200mm的单晶硅1的情况、以及制造产品直径d0为300mm的单晶硅1的情况。
[0077]
在产品直径d0为200mm的情况下，使第1直体部1ba的直径d1为205mm，使第2直体部1bc的直径d2为220mm。另一方面，在产品直径d0为300mm的情况下，使第1直体部1ba的直径d1为308mm，使第2直体部1bc的直径d2为330mm。
[0078]
并且，作为添加的挥发性n型掺杂剂，例如，可以举出磷(p)、砷(as)及锑(sb)，但是在本实施方式中例示出使用红磷(p)及砷(as)的情况。
[0079]
即，在本实施方式中例示出(i)产品直径d0为200mm，主要掺杂剂为红磷(p)的情况，(ii)产品直径d0为200mm，主要掺杂剂为砷(as)的情况，(iii)产品直径d0为300mm，主要掺杂剂为红磷(p)的情况，以及(iv)产品直径d0为300mm，主要掺杂剂为砷(as)的情况。
[0080]
接着，参考图4及图5所示的流程图，对使用具有所述结构的半导体晶体制造装置10的单晶硅的制造方法的一例进行说明。首先，控制部13进入到图4所示的步骤sp1的处理，在执行单晶硅1的制造条件的设定之后，进入到步骤sp2。
[0081]
作为单晶硅1的制造条件，例如有电阻率、单晶硅1内的氧浓度、ar气体的气体流量、炉内压力、坩埚22或单晶硅1的转速、坩埚22的位置等。该制造条件可以由操作者操作未图示的操作部而输入，也可以由控制部13根据操作者输入的目标电阻率等来运算。
[0082]
在所述(i)～(iv)的情况下，直体部1b的顶部的目标电阻率如下设定。在此，直体部1b的顶部是图1所示的肩部1a与直体部1b的边界，是指在后述直体部形成工序(步骤sp6)中开始形成直体部1b的位置(以下，称为“直体部开始位置”。)。
[0083]
(i)在产品直径d0为200mm，主要掺杂剂为红磷(p)，第1直体部1ba的一部分电阻率为0.5mωcm以上且0.7mωcm以下的情况下，将直体部开始位置的目标电阻率设定为0.8mωcm以上且1.05mωcm以下。在该情况下，若使直体部开始位置的目标电阻率为小于0.8mωcm，则在构成单晶硅的直体部的初始形成阶段容易产生位错，产品成品率有可能降低。若使直体部开始位置的目标电阻率大于1.05mωem，则伴随进行单晶硅的提拉而降低的电阻率有可能不会降低至第1直体部1ba的目标低电阻率(0.7mωcm以下)。
[0084]
(ii)在产品直径d0为200mm，主要掺杂剂为砷(as)，第1直体部1ba的一部分电阻率为1.2mωcm以上且1.4mωcm以下的情况下，将直体部开始位置的目标电阻率设定为1.9mω
cm以上且2.3mωcm以下。
[0085]
(iii)在产品直径d0为300mm，主要掺杂剂为红磷(p)，第1直体部1ba的一部分电阻率为0.8mωcm以上且1.0mωcm以下的情况下，将直体部开始位置的目标电阻率设定为1.2mωcm以上且1.7mωcm以下。
[0086]
(iv)在产品直径d0为300mm，主要掺杂剂为砷(as)，第1直体部1ba的一部分电阻率为1.7mωcm以上且2.0mωcm以下的情况下，将直体部开始位置的目标电阻率设定为2.5mωcm以上且3.1mωcm以下。
[0087]
若直体部1b的开始位置的目标电阻率过低，则在达到目标电阻率之前容易发生由所述成分过冷引起的有位错化，有可能无法获得单晶硅。另一方面，若直体部1b的开始位置的目标电阻率过高，则伴随进行单晶硅的提拉而降低的电阻率有可能不会降低至第1直体部1ba的目标低电阻率(所述(ii)的情况下为1.4mωcm以下，所述(iii)的情况下为1.0mωcm以下，(iv)的情况下为2.0mωcm以下)。
[0088]
根据n型掺杂剂的种类应该设定的电阻率的范围不同，这是因为，如式(1)所示，由凝固点降低程度的大小引起的成分过冷的发生容易度根据n型掺杂剂的元素不同。即，凝固点降低程度大的元素容易发生成分过冷。红磷(p)≤砷(as)≤锑(sb)......(1)
[0089]
在以红磷(p)或砷(as)作为主要掺杂剂的情况下，在掺杂剂中将超过50质量％的掺杂剂作为红磷(p)或砷(as)，但是也可以添加其他掺杂剂。
[0090]
在使用了所述(1)的方法，即减缓单晶硅的提拉速度的方法的情况下，目标提拉速度例如优选为0.25mm/min以上且0.55mm/min以下。在提拉速度比0.25mm/min慢的情况下，单晶硅的提拉中所需时间变长，因此来自掺杂剂添加熔液md的掺杂剂蒸发量增加，无法获得目标低电阻率区域。在提拉速度比0.55mm/min快的情况下，容易引起基于所述成分过冷的有位错化，因此不易获得具有目标低电阻率的单晶硅。
[0091]
控制部13将所设定的制造条件设为例如直径分布、电阻率分布、提拉速度分布及加热器温度分布，并存储于存储器12的对应的各表中。控制部13在步骤sp2以后，从存储器12的各表中读取对应的直径分布等，并根据它们执行各工序。
[0092]
在步骤sp2中，控制部13在执行准备工序之后，进入到步骤sp3。在该准备工序中，控制部13首先控制向加热器23供给电力的未图示的电源装置，并通过加热坩埚22，使该坩埚22内的硅原料及掺杂剂熔化，并生成掺杂剂添加熔液md。
[0093]
接着，控制部13以规定流量将ar气体从气体导入口33a导入到腔室21内，并且控制未图示的真空泵，从气体排出口33b排出腔室21内的气体，由此减小腔室21内的压力，将腔室21内部维持在减压下的不活泼气氛。
[0094]
在步骤sp3中，控制部13控制提拉驱动部52，并使缆线51下降，由此执行使晶种2着液于掺杂剂添加熔液md的着液工序，然后进入到步骤sp4。
[0095]
在步骤sp4中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时提拉缆线51，由此执行形成颈部3的颈部形成工序，然后进入到步骤sp5。
[0096]
在步骤sp5中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成肩部1a
的肩部形成工序，然后进入到步骤sp6。
[0097]
在步骤sp6中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成直体部1b的直体部形成工序，然后进入到步骤sp7。由于该直体部形成工序是本发明的特征，因此参考图5将在后面进行详述。
[0098]
在步骤sp7中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成尾部1c的尾部形成工序，然后进入到步骤sp8。
[0099]
在步骤sp8中，控制部13在执行从掺杂剂添加熔液md切割分离单晶硅1的尾部1c的切割分离工序之后，进入到步骤sp9。在步骤sp9中，控制部13控制提拉驱动部52，在进而提拉缆线51的同时，执行冷却从掺杂剂添加熔液md切割分离的单晶硅1的冷却工序，然后进入到步骤sp10。
[0100]
在步骤sp10中，控制部13在确认到冷却后的单晶硅1容纳于牵引腔室32中之后，执行从牵引腔室32取出单晶硅1的取出工序，然后结束一系列的处理。
[0101]
接着，参考图5所示的流程图，对作为本发明的特征的直体部形成工序进行说明。如图1所示，直体部1b由具有直径d1的第1直体部1ba、缩径部1bb、以及具有直径d2的第2直体部1bc构成。直径d1为比产品直径d0大1％以上且5％以下的值。直径d2为比直径d1大3.5％以上且15％以下的值，更优选为大3.5％以上且10％以下的值。即，d0＜d1＜d2。
[0102]
若使直径d1比产品直径d0大小于1％的值，即使直径d1过度接近于产品直径d0，则电阻率不会降低至目标值，因单晶硅提拉时的直径变动而实际得到的第1直体部1ba的直径小于产品直径d0的可能性提高，有可能无法获得晶片产品。
[0103]
另一方面，若使直径d1为比直径d0大5％的值，则电阻率过度降低，因此导致具有目标电阻率区域的单晶硅的产品成品率降低，并且可能无法充分获得本发明的效果，例如，第1直体部1ba的长度缩短，得到更长的电阻率低的直体部等。
[0104]
并且，若使直径d2为比直径d1大小于3.5％的值，则无法充分获得本发明的效果，例如，电阻率无法降低至目标值，可能无法得到所期望的低电阻率的单晶。若使直径d2为比直径d1大15％的值，则因单晶硅与热屏蔽件接触而有位错化的风险提高，并且将第2直体部1bc的外周磨削至产品直径d0时的磨削余量变大，磨削损失变大。因此，优选使直径d2与直径d1相比大15％以下，更优选为使直径d2与直径d1相比大10％以下。
[0105]
首先，控制部13进入到图5所示的步骤sp11的处理，判断当前的单晶硅1的电阻率ρ是否与应该形成缩径部1bb的电阻率a(参考图3)相等。
[0106]
在步骤sp11的判断结果为“否”的情况下，控制部13进入到步骤sp12。另一方面，在步骤sp11的判断结果为“是”的情况下，即当前的单晶硅1的电阻率ρ与电阻率a相等的情况下，控制部13进入到步骤sp13。
[0107]
在图3的例子中，第2直体部1bc的形成开始时的电阻率为0.85mωem，电阻率a为0.731mωcm。从而，若为第2直体部1bc的形成开始时，则当前的单晶硅1的电阻率ρ为0.85mωcm，与电阻率a的0.731mωcm不相等，因此步骤sp11的判断结果为“否”，控制部13进入到步骤sp12。
[0108]
在步骤sp12中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制
提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成第2直体部1bc(参考图1及图3)的第2直体部形成工序，然后返回到步骤sp11。
[0109]
在步骤sp11中，控制部13再次判断当前的单晶硅1的电阻率ρ是否与电阻率a相等。通过按照图3所示的电阻率分布进行第2直体部1bc的形成，若当前的单晶硅1的电阻率ρ与电阻率a相等，则步骤sp11的判断结果为“是”，控制部13进入到步骤sp13。
[0110]
在步骤sp13中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成缩径部1bb的缩径部形成工序，然后进入到步骤sp14。在该缩径部形成工序中，与第2直体部形成工序相比，例如，单晶硅1的提拉速度设定得更快。
[0111]
在步骤sp14中，控制部13判断从直径传感器29供给的当前的实际测量直径dx是否与直径d1相等。在步骤sp14的判断结果为“否”的情况下，控制部13返回到步骤sp13。另一方面，在步骤spl4的判断结果为“是”的情况下，即在从直径传感器29供给的当前的实际测量直径dx与直径d1相等的情况下，控制部13进入到步骤sp15。
[0112]
若此时为缩径部1bb的形成开始时，则从直径传感器29供给的当前的实际测量直径dx与直径d1不相等，因此步骤sp14的判断结果成为“否”，控制部13返回到步骤sp13。
[0113]
在步骤sp13中，控制部13持续进行缩径部形成工序。然后，通过按照图3所示的电阻率分布进行缩径部1bb的形成，若从直径传感器29供给的当前的实际测量直径dx与直径d1相等，则步骤sp14的判断结果为“是”，控制部13进入到步骤spl5。
[0114]
在步骤sp15中，控制部13控制坩埚驱动部27，使坩埚22沿规定方向旋转，并且控制提拉驱动部52，在使缆线51沿规定方向旋转的同时进而提拉缆线51，由此执行形成第1直体部1ba(参考图1及图3)的第1直体部形成工序，然后结束直体部形成工序。
[0115]
通过以上说明的制造方法制造的单晶硅1在将红磷作为掺杂剂的情况下，在第1直体部1ba的一部分得到小于0.67mωcm的单晶硅1的锭。用钢丝锯等将该部分切割成硅晶片，对所切出的硅晶片实施研磨工序和抛光工序，由此能够得到电阻率小于0.67mωem的硅晶片。
[0116]
此外，在对该硅晶片执行退火热处理之后，在硅晶片的表面上形成外延生长膜，由此制造外延硅晶片，并向客户发货。在客户中，使用该外延硅晶片进行半导体器件的制造。
[0117]
如此，在本实施方式中，如图1所示，制造由具有比产品直径d0大1％以上且5％以下的直径d1的第1直体部1ba、缩径部1bb、具有比直径d1大3.5％以上且15％以下的直径d2的第2直体部1bc构成的单晶硅1。
[0118]
若使直径d1比产品直径d0大小于1％的值，即使直径d1过度接近于产品直径d0，则电阻率不会降低至目标值，因单晶硅提拉时的直径变动而实际得到的第1直体部1ba的直径小于产品直径d0的可能性提高，有可能无法获得晶片产品。
[0119]
另一方面，若使直径d1为比直径d0大5％的值，则电阻率过度降低，因此导致具有目标电阻率区域的单晶硅的产品成品率降低，并且可能无法充分获得本发明的效果，例如，第1直体部1ba的长度缩短，得到更长的电阻率低的直体部等。
[0120]
并且，若使直径d2为比直径d1大小于3.5％的值，则无法充分获得本发明的效果，例如，电阻率无法降低至目标值，可能无法得到所期望的低电阻率的单晶。若使直径d2为比直径d1大15％的值，则因单晶硅与热屏蔽件接触而有位错化的风险提高，并且将第2直体部
1bc的外周磨削至产品直径d0时的磨削余量变大，磨削损失变大。因此，优选使直径d2与直径d1相比大15％以下，更优选为使直径d2与直径d1相比大10％以下。
[0121]
具体而言，首先，在具有直径d2的第2直体部1bc的形成工序中，使单晶硅1的每单位晶体长度方向长度的掺杂剂添加熔液md的消耗量增加，通过偏析现象提高掺杂剂添加熔液md内的掺杂剂浓度，以使第2直体部1bc的底部部分的电阻率大幅降低。接着，通过形成具有直径d1的第1直体部1ba，第1直体部1ba的底部部分具有以往未得到的极低电阻率。因此，能够以高产率制造以高浓度添加了n型掺杂剂的电阻率低的单晶硅1。实施例
[0122]
根据实施例，对本发明所涉及的单晶硅的制造方法进一步进行说明。在本实施例中，通过使用具有所述实施方式所示结构的半导体晶体制造装置实际进行实验，验证了其效果。
[0123]
(i)产品直径d0为200mm，主要掺杂剂为红磷(p)的情况将直体部1b的开始位置上的电阻率控制在0.8mωcm以上且1.05mωcm以下。然后，随着提拉单晶硅1并使其生长，逐渐降低电阻率而形成了第2直体部1bc。此外，逐渐降低电阻率而形成第1直体部1ba，并且得到第1直体部1ba的一部分电阻率为0.5mωcm以上且0.7mωcm以下的单晶硅1。
[0124]
在本实施例(i)中，与以直径d2形成单晶硅1的整个直体部1b的情况相比，电阻率为0.5mωcm以上且0.7mωcm以下的第1直体部1ba的获得率提高了约10％。
[0125]
(ii)产品直径d0为200mm，主要掺杂剂为砷(as)的情况将直体部1b的开始位置上的电阻率控制在1.9ωcm以上且2.3mωcm以下。然后，随着提拉单晶硅1并使其生长，逐渐降低电阻率而形成了第2直体部ibc。此外，逐渐降低电阻率而形成第1直体部1ba，并且得到第1直体部1ba的一部分电阻率为1.2mωcm以上且1.4mωcm以下的单晶硅1。
[0126]
在本实施例(ii)中，与以直径d2形成单晶硅1的整个直体部1b的情况相比，电阻率为1.2mωcm以上且1.4mωcm以下的第1直体部1ba的获得率提高了约5％。
[0127]
(iii)产品直径d0为300mm，主要掺杂剂为红磷(p)的情况将直体部1b的开始位置上的电阻率控制在1.2mωcm以上且1.7mωcm以下。然后，随着提拉单晶硅1并使其生长，逐渐降低电阻率而形成了第2直体部1bc。此外，逐渐降低电阻率而形成第1直体部1ba，并且得到第1直体部1ba的一部分电阻率为0.8mωcm以上且1.0mωcm以下的单晶硅1。
[0128]
在本实施例(iii)中，与以直径d2形成单晶硅1的整个直体部1b的情况相比，电阻率为0.8mωcm以上且1.0mωcm以下的第1直体部1ba的获得率提高了约10％。
[0129]
(iv)产品直径d0为300mm，主要掺杂剂为砷(as)的情况将直体部1b的开始位置上的电阻率控制在2.5mωcm以上且3.1mωcm以下。然后，随着提拉单晶硅1并使其生长，逐渐降低电阻率而形成了第2直体部1bc。此外，逐渐降低电阻率而形成第1直体部1ba，并且得到第1直体部1ba的一部分电阻率为1.7mωcm以上且2.0mωcm以下的单晶硅1。
[0130]
在本实施例(iv)中，与以直径d2形成单晶硅1的整个直体部1b的情况相比，电阻率为1.7mωcm以上且2.0mωcm以下的第1直体部1ba的获得率提高了约20％。
[0131]
以上，参考附图，对本发明的实施方式进行了详述，但是具体的结构并不限定于这些实施方式，不脱离本发明主旨的范围的设计变更等也包括在本发明中。
[0132]
例如，可以使用外加磁场提拉法(magnetic field applied czochralski method，以下，简称为“mcz法”。)以与所述实施方式相同的工艺制造单晶硅1。在该情况下，在图2所示的腔室21的外侧，以隔着坩埚22对置的方式配置一对电磁线圈，以水平方向的横向磁场抑制掺杂剂添加熔液md的白然对流即可。
[0133]
通过使用mcz法，能够减少掺杂剂添加熔液md内的温度不均或湍流现象，因此不产生位错化便能够可靠地进行第1直体部1ba及第2直体部1bc的提拉。施加横向磁场的时刻例如为直体部1b的形成开始时即可。
[0134]
在使用mcz法的情况下，磁通密度优选为0.2t以上且0.4t以下。在小于0.2t的情况下，掺杂剂添加熔液md的对流抑制效果降低，因此无法发挥磁场施加的效果，在超过0.4t的情况下，有可能因装置的限制而无法施加这种大小的磁场。
[0135]
在所述实施方式中，为了实现单晶硅1的低电阻率化而未控制腔室21内的ar气体的气体流量或炉内压力，但是并不限定于此。可以将单晶硅1形成为图1所示形状，并且使ar气体的气体流量降低，或者提高炉内压力，或者使用这两种方法。若如此构成，则根据这些方法的协同效果，还能够实现单晶硅1的低电阻率化。
[0136]
另一方面，当形成第1直体部1ba时，使ar气体的气体流量上升，或者降低炉内压力以促进掺杂剂从掺杂剂添加熔液md蒸发，由此图3所示曲线的斜率变得平缓，即能够使第1直体部1ba中的晶体长度方向的电阻率分布比第2直体部1bc中的晶体长度方向的电阻率分布更均匀。其结果，能够从第1直体部1ba切出更多具有所期望的电阻率的晶片。
[0137]
具体而言，当形成第2直体部1bc时，使ar流量为50l/min以上且150l/min以下，使炉内压力为40kpa以上且80kpa以下。另一方面，与形成第2直体部1bc时相比，当形成第1直体部1ba时，增大ar流量或减小炉内压力，以使ar流量为50l/min以上且200l/min以下，或者将炉内压力为20kpa以上且80kpa以下(优选为30kpa以上且40kpa以下)。
[0138]
并且，在所述实施方式中，示出制造产品直径d0为200mm及300mm的单晶硅1的例子，但是并不限定于此，本发明也能够适应于制造产品直径d0例如为450mm的单晶硅1的情况。附图标记说明
[0139]
1-单晶硅，1a-肩部，1b-直体部，1ba-第1直体部，1bb-缩径部，ibc-第2直体部，1c-尾部，2-晶种，3-颈部，10-半导体晶体制造装置，11-装置主体，12-存储器，13-控制部，21-腔室，22-坩埚，23-加热器，24-提拉部，25-热屏蔽件，26-绝热材料，27-坩埚驱动部，28-温度计，29-直径传感器，31-主腔室，32-牵引腔室，33a-气体导入口，33b-气体排出口，33c、33d-观察窗，41-支承坩埚，42-石英坩埚，43-石墨片，51-缆线，52-提拉驱动部，53-支承轴，d0-产品直径，d1-第1直径，d2-第2直径，md-掺杂剂添加熔液。