半导体结构及其制造方法与流程

本发明的实施例涉及集成电路器件，更具体地，涉及半导体结构及其制造方法。

背景技术：

包括半导体器件的电子设备对于许多现代应用是至关重要的。半导体器件已经经历了快速增长。材料和设计中的技术进步已经产生了多代半导体器件，其中，每一代都比上一代具有更小和更复杂的电路。在进步和创新的过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件)已经减小。这种进步已经增加了处理和制造半导体器件的复杂性。

微电子机械系统(MEMS)器件已经在最近得到发展并且也通常包括在电子设备中。MEMS器件是一种微型器件，其尺寸通常在从约小于1微米至几毫米的范围内。MEMS器件包括使用半导体材料制造以形成机械和电子部件。MEMS器件可以包括许多元件(例如，固定或可移动元件)以实现电子-机械功能。MEMS器件广泛用于各种应用中。MEMS应用包括运动传感器、压力传感器、打印机喷嘴等。其它的MEMS应用包括诸如用于测量线性加速度的加速度计和用于测量角速度的陀螺仪的惯性传感器。此外，MEMS应用已经延伸到诸如可移动反射镜的光学应用和诸如RF开关的射频(RF)应用等。

随着技术的发展，鉴于将小尺寸作为整体以及电路的功能和数量的增加，器件的设计变得更加复杂。该器件涉及许多复杂的步骤，并且增加了制造的复杂性。制造复杂性的增加可能会引起诸如高产量损失、翘曲、低信噪比(SNR)等的缺陷。因而，为了提高器件的性能以及减少制造成本和处理时间，电子设备中的器件的结构和制造方法需要持续的改进。

技术实现要素：

本发明的实施例提供了一种半导体结构，包括：第一器件，所述第一器件包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹；和导电插塞，延伸穿过所述板和所述膜；以及第二器件，所述第二器件包括：衬底；和接合焊盘，设置在所述衬底上方，其中，所述导电插塞与所述接合焊盘接合以将所述第一器件和所述第二器件集成，并且所述板包括半导体构件和拉伸构件，并且所述半导体构件设置在所述拉伸构件内。

本发明的另一实施例提供了一种单片传感器，包括：微电子机械系统(MEMS)器件，所述微电子机械系统(MEMS)器件包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹；导电插塞，延伸穿过所述板和所述膜，以及第一腔，由所述板和所述导电插塞限定；互补金属氧化物半导体(CMOS)器件，所述互补金属氧化物半导体(CMOS)器件包括：衬底；层，设置在所述衬底上方并且包括金属间连接；接合焊盘，由所述层包围并且与所述导电插塞接合，以及第二腔，设置在所述第一腔上方并且穿过所述衬底和所述层，其中，所述板包括第一层、第二层和第三层，所述第一层设置在所述第二层和所述第三层之间，所述第一层包括半导体，所述第二层和所述第三层分别包括氮化物。

本发明的又一实施例提供了一种制造半导体结构的方法，包括：提供第一衬底；在所述第一衬底上方设置和图案化板；在所述板上方设置第一牺牲氧化物层；在所述第一牺牲氧化物层的表面上方形成多个凹槽；在所述第一牺牲氧化物层上方设置和图案化膜；设置第二牺牲氧化物层以包围所述膜并且覆盖所述第一牺牲氧化物层；以及形成穿过所述板或所述膜的多个导电插塞，其中，所述板包括半导体构件和拉伸构件，并且所述半导体构件设置在所述拉伸构件内。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的一些实施例的半导体结构的示意图。

图2是根据本发明的一些实施例的半导体结构的分解图。

图3A是根据本发明的一些实施例的半导体结构的截面图。

图3B是根据本发明的一些实施例的半导体结构的截面图。

图4A是根据本发明的一些实施例的单片传感器的截面图。

图4B是根据本发明的一些实施例的单片传感器的截面图。

图5是根据本发明的一些实施例的制造半导体结构的方法的流程图。

图5A是根据本发明的一些实施例的第一衬底的截面图。

图5B是根据本发明的一些实施例的具有氧化物层的第一衬底的截面图。

图5C是根据本发明的一些实施例的板的截面图。

图5D是根据本发明的一些实施例的图案化的板的截面图。

图5E是根据本发明的一些实施例的设置在第一衬底上方的第一牺牲氧化物层的截面图。

图5F是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的多个凹槽的截面图。

图5G是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的膜的截面图。

图5H是根据本发明的一些实施例的设置在膜和第一牺牲氧化物层上方的第二牺牲氧化物层的截面图。

图5I是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个通孔的截面图。

图5J是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个导电插塞的截面图。

图5K是根据本发明的一些实施例的没有第一衬底的半导体结构的截面图。

图5L是根据本发明的一些实施例的没有第一衬底的一些部分的半导体结构的截面图。

图5M是根据本发明的一些实施例的设置在另一衬底上方的半导体结 构的截面图。

图5N是根据本发明的一些实施例的设置在另一衬底上方的半导体结构的截面图。

图5O是根据本发明的一些实施例的具有相对于板可移动的膜的半导体结构的截面图。

图5P是根据本发明的一些实施例的具有相对于板可移动的膜的半导体结构的截面图。

图6是根据本发明的一些实施例的制造半导体结构的方法的流程图。

图6A是根据本发明的一些实施例的第一衬底的截面图。

图6B是根据本发明的一些实施例的具有氧化物层的第一衬底的截面图。

图6C是根据本发明的一些实施例的板的截面图。

图6D是根据本发明的一些实施例的图案化的板的截面图。

图6E是根据本发明的一些实施例的设置在第一衬底上方的第一牺牲氧化物层的截面图。

图6F是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的多个凹槽的截面图。

图6G是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的膜的截面图。

图6H是根据本发明的一些实施例的设置在膜和第一牺牲氧化物层上方的第二牺牲氧化物层的截面图。

图6I是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个通孔的截面图。

图6J是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个导电插塞的截面图。

图6K是根据本发明的一些实施例的第二器件的截面图。

图6L是根据本发明的一些实施例的部分地去除的层的截面图。

图6M是根据本发明的一些实施例的设置在第二器件上方的保护层的截面图。

图6N是根据本发明的一些实施例的设置在保护层上方的附加氧化物层的截面图。

图6O是根据本发明的一些实施例的由保护层和附加氧化物层暴露的多个接合焊盘的截面图。

图6P是根据本发明的一些实施例的第一器件与第二器件接合的截面图。

图6Q是根据本发明的一些实施例的具有减薄的第一衬底的半导体结构的截面图。

图6R是根据本发明的一些实施例的具有第一衬底的一些部分的半导体结构的截面图。

图6S是根据本发明的一些实施例的具有相对于板可移动的膜的半导体结构的截面图。

图6T是根据本发明的一些实施例的具有相对于板可移动的膜的半导体结构的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间 相对描述可以同样地作出相应的解释。

麦克风是电子设备。麦克风是将诸如声压或声波的空气压力的变化转化为电信号的声传感器。麦克风可以包括MEMS器件。MEMS器件包括允许声压穿过的固定板和设置在板之上并且响应声压的可移动膜。膜的运动或振动使膜和板之间的电容量产生变化。该变化量将在之后转换成相应的电信号。由于板和膜的厚度小，因此在板和膜之间存在表面张力或所谓的“静摩擦力”。膜很容易通过静摩擦力粘连至板，这会引起噪声或总谐波失真，降低SNR或甚至引起膜的故障，并且从而降低膜的灵敏度。麦克风的性能也会受到影响。

而且，在制造MEMS器件时，该膜最初悬浮在牺牲氧化物层中并且之后通过部分地去除牺牲氧化物层而被释放以变得相对于板可移动。在制造期间，膜上的拉伸应力将由牺牲氧化物层扩展开。这样，残余的拉伸应力将引起膜的不期望的偏转并且从而降低膜的灵敏度。

此外，麦克风也可以包括诸如互补金属氧化物半导体(CMOS)器件的有源器件。有源器件可以通过合适的操作(诸如引线接合)与MEMS器件集成。然而，集成会引起寄生电容并且导致麦克风的噪声高、SNR低和性能差。

在本发明中，公开了具有改进的半导体结构的麦克风。半导体结构包括MEMS器件。MEMS器件包括板和膜。板是固定的，而膜响应于声压(诸如撞击在膜上的声波)相对于板可移动。MEMS器件的板包括半导体构件和拉伸构件。半导体构件夹在拉伸构件之间以具有足够的刚性抵抗制造期间扩展开的残余应力和撞击在半导体构件上的声压。因而，板将不会产生不期望的弯曲，并且在制造或使用期间可以保持板的直线度。因而，减小了噪音，增加了SNR。提高了麦克风的性能。

此外，在形成板和膜期间，板和膜由处理衬底(诸如硅衬底)支撑。处理衬底的厚度大于板和膜的厚度。在形成板和膜之后，将削薄和部分地去除处理衬底，并且处理衬底与诸如CMOS衬底的另一衬底接合。因此，减小了器件的整体厚度。也减小了麦克风的形状因数。

图1是根据本发明的一些实施例的半导体结构100的示意性立体图。 半导体结构100包括板101、膜102和导电插塞103。图2是半导体结构100的分解图，该图示出了板101和膜102。图3A是半导体结构100的一个实施例的示意性截面图，并且图3B是半导体结构100的另一实施例的示意性截面图。

在一些实施例中，半导体结构100配置为感测诸如声波的声压。在一些实施例中，半导体结构100是麦克风的一部分。由半导体结构100接收声压并且之后将声压转换成电信号。在一些实施例中，半导体结构100是包括电子-机械元件的MEMS器件。在一些实施例中，半导体结构100是小型化的并且具有小的形状因数。在一些实施例中，半导体结构100的厚度约小于100μm。在一些实施例中，半导体结构100的厚度小于约2μm。在一些实施例中，半导体结构100设置在另一衬底上方并且与该另一衬底接合。在一些实施例中，半导体结构100包括设置在半导体结构100上方的防粘连涂层。

在一些实施例中，半导体结构100包括板101、膜102和导电插塞103。在一些实施例中，板101是固定元件并且用作半导体结构100的底板。板101不能通过由半导体结构100接收的声压而移动。在一些实施例中，板101是允许声压穿过的刚性多孔元件。在一些实施例中，板101的厚度为约1μm至约20μm。在一些实施例中，板101的厚度为约0.3μm至约20μm。

在一些实施例中，板101的厚度小，但具有足够的刚性以抵抗制造时扩展开的残余应力和撞击在板101上的声压。在一些实施例中，板101具有刚性，从而使得当声压由半导体结构100接收并且穿过板101时，板101不会弯曲。在一些实施例中，板101不会由于与板101相对设置的膜102引起的静摩擦力而弯曲。保持了板101的直线度。

在一些实施例中，板101由合适的掺杂剂掺杂以包括多个掺杂区域。在一些实施例中，板101由诸如硼的p-型掺杂剂或诸如磷的n-型掺杂剂掺杂。在一些实施例中，板101使用相同类型的掺杂剂以防止p-n结并且具有更好的导电性。

在一些实施例中，防粘连涂层是可以防止或减小板101和膜102之间 的静摩擦力的自组装单层(SAM)涂层。在一些实施例中，板101是圆形、矩形、四边形、三角形、六边形或任何其它合适的形状。

在一些实施例中，板101包括半导体构件101b和拉伸构件101c。在一些实施例中，半导体构件101b设置在拉伸构件101c内。在一些实施例中，半导体构件101b由半导体构件101c围绕或包封。

在一些实施例中，拉伸构件101c包括两层，以及半导体构件101b设置在两层拉伸构件101c之间。半导体构件101b由两层拉伸构件101c围绕或夹在两层拉伸构件101c之间以形成应力平衡板。在一些实施例中，板101包括多层，并且至少一层是半导体构件101b，和至少两层是围绕或夹着半导体构件101b的拉伸构件101c。在一些实施例中，板101包括第一层、第二层和第三层。第一层是半导体构件101b，以及第二层和第三层是围绕或夹着第一层的拉伸构件101c。在一些实施例中，第一层的厚度为约0.1μm至约10μm。在一些实施例中，第二层或第三层的厚度为约0.05μm至约5μm。

在一些实施例中，半导体构件101b包括多晶硅(例如，具有约0～50MPa的拉伸应力)、硅或任何其它合适的半导体材料。在一些实施例中，拉伸构件101c包括氮化物、氮化硅(例如，具有约50～400MPa的拉伸应力)、铝(例如，具有20～100MPa的拉伸应力)、氮化钛(例如，具有约100～200MPa的拉伸应力)或任何其它合适的材料。

在一些实施例中，拉伸构件101c配置为最小化板101的变形。板包括半导体构件101b和拉伸构件101c，板将具有足够的刚性以抵抗制造期间扩展开的残余应力和撞击在板上的声压。因此，在制造或使用期间，板101不会产生不期望的弯曲，并且可以保持板的直线度。板101虽薄，但具有刚性以抵抗制造时的残余应力和撞击在板101上的声压。板101具有刚性，从而使得当声压由半导体结构100接收并且穿过板101时，板101将不会弯曲。在一些实施例中，板101不会由于与板101相对设置的膜102产生的静摩擦力而弯曲。保持了板101的直线度。在一些实施例中，固定板101可以放置在膜102的底部。在一些实施例中，固定板101可以放置在膜102的两侧(例如，顶部和底部)。

在一些实施例中，板101包括多个孔101a。每个孔101a都穿过板101。在一些实施例中，孔101a配置为用于由半导体结构100接收的声压穿过。孔101a可以减轻由声压引起的板101上的应力，从而使得板101不会由于声压而弯曲。此外，孔101a配置为防止膜102由于声压以及板101和膜102之间的静摩擦力而与板101粘连。

在一些实施例中，孔101a以规则或不规则的阵列布置在板101上方。在一些实施例中，孔101a布置为任何合适的图案。在一些实施例中，孔101a是圆形、四边形、椭圆形、三角形、六边形或任何其它合适的形状。在一些实施例中，孔101a的宽度为约0.5μm至约5μm。在一些实施例中，相邻的孔101a之间的间距为约1μm至约100μm。在一些实施例中，孔101a的总数量、相邻的孔101a之间的间距或每个孔101a的宽度都是预先确定和设计的，从而使得板101不会由于接收的声压以及板101和膜102之间的静摩擦力而弯曲，并且可以保持板101的直线度。

在一些实施例中，膜102设置为与板101相对。在一些实施例中，膜102设置在板101下方。在一些实施例中，膜102设置为远离板101一定距离，该距离为约0.5μm至约5μm，或约0.3μm至约5μm。在一些实施例中，膜102是圆形、矩形、四边形、三角形、六边形或任何其它合适的形状。在一些实施例中，膜102包括多晶硅。在一些实施例中，膜102有导电性和电容性。在一些实施例中，膜102供应有预定的电荷。在一些实施例中，膜102包括设置在膜102上方的防粘连涂层以阻止或减小板101和膜102之间的静摩擦力。在一些实施例中，防粘连涂层是SAM涂层。在一些实施例中，膜102的厚度为约0.1μm至约0.5μm。

在一些实施例中，膜102是可移动的或可振动的元件。膜可相对于板101移位并且用作隔膜。在一些实施例中，膜102在腔104内可相对于板101移位。在一些实施例中，膜102配置为感测半导体结构100接收的声压。膜102对声压敏感。当声压撞击于膜102上时，对应于撞击在膜102上的声压，膜102将相对于板101移位或振动。在一些实施例中，膜102的移位的幅度和/或频率对应于撞击在膜102上的声压的音量和/或音高。

在一些实施例中，膜102相对于板101的移位将引起膜102和板101 之间的电容变化。之后，电容变化将通过与板101和膜102连接的电路转换成电信号。在一些实施例中，撞击在膜102上的声压转变成代表撞击在膜102上的声压的电信号。在一些实施例中，产生的电信号将被传送到另一个器件、另一个衬底或另一个电路用于进一步处理。

在一些实施例中，膜102包括多个波纹102a。波纹102a布置在膜102上方。在一些实施例中，波纹102a面向板101的孔101a并且与板101的孔101a相对。在一些实施例中，波纹102a基本上与板101的孔101a对准或不对准。在一些实施例中，波纹102a从膜102的表面凸出或凹进。在一些实施例中，波纹102a是横跨板101的表面延伸的槽。在一些实施例中，波纹102a是板101表面的突出部分或凹进部分。在一些实施例中，波纹102a是板101上的凸块。

在一些实施例中，波纹102a配置为减轻膜102上方的不期望的应力。在一些实施例中，波纹102a防止膜102由于板101和膜102之间的静摩擦力而与板101粘连。在一些实施例中，波纹102a防止膜102的不期望的偏转。在膜102接收声压和由于声压而弯曲后，波纹102a可以促进膜102返回它的初始直线配置。当膜102由于声压而移位时，膜102将产生弯曲。在接收声压之后，期望膜102将会返回初始直线配置。

在一些实施例中，波纹102a是封闭的环、四边形环、环形、椭圆形或任何其它合适的结构。在一些实施例中，波纹102a的宽度为约0.1μm至约10μm。在一些实施例中，相邻的波纹102a之间的间距为约1μm至约200μm。在一些实施例中，在膜102上设置有许多波纹102a。例如，如图2所示，存在两个环形的波纹102a。

在一些实施例中，波纹102a的形状、宽度、间距或者数量都是预先确定和设计的，从而使得膜102不会产生不期望的弯曲。在一些实施例中，选择波纹102a的形状、宽度或数量以优化膜102的直线度和灵敏度。膜102可以准确和迅速地感测声压，并且在感测声压之后，可以回到初始直线配置。

在一些实施例中，膜102包括膜102上方的多个孔洞102b。在一些实施例中，孔洞102b配置为减轻膜102上方的不期望的应力。在一些实施例 中，孔洞102b可以防止或减小膜102由于板101和膜102之间的静摩擦力而与板101粘连。在一些实施例中，孔洞102b基本上与孔101a对准或不对准。在一些实施例中，孔洞102b的总数量选择为使得膜102不会产生不期望的弯曲。在一些实施例中，孔洞102b的总数量少于板101上方的孔101a的总数量。在一些实施例中，选择孔洞102b的总数量以优化膜102的直线度和灵敏度。膜102可以准确和迅速地感测声压，并且在感测声压之后可以回到初始直线配置。同样，膜102可以防止由于静摩擦力而与板101粘连。

在一些实施例中，导电插塞103从板101延伸。在一些实施例中，导电插塞103从板101延伸并且穿过膜102。在一些实施例中，导电插塞103支撑板101和/或膜102。在一些实施例中，导电插塞103电连接具有电路的板101和/或膜102。在一些实施例中，导电插塞103包括多晶硅。在一些实施例中，导电插塞103的从板101的高度为约5μm至约20μm。在一些实施例中，导电插塞103的从膜102的高度为约2μm至约20μm。在一些实施例中，导电插塞103和板101限定腔104，从而使得膜102可在腔104内移位或振动。

在一些实施例中，导电插塞103包括设置在导电插塞103上方的站立焊盘103a。在一些实施例中，站立焊盘103a是导电插塞103的凸出部分，并且配置为促进导电插塞103与另一衬底或外部电路的接合，从而使得半导体结构100与另一衬底或外部电路接合和电连接。在一些实施例中，站立焊盘103a包括多晶硅。在一些实施例中，站立焊盘103a的高度为约1μm至约20μm。

在一些实施例中，导电插塞103包括设置在导电插塞103上方的半导体材料103b。在一些实施例中，半导体材料103b包括锗、金、锡、硅、锡、铜、锡铜合金(SnCu)或其它合适的材料。在一些实施例中，半导体材料103b设置在站立焊盘103a上方。半导体材料103b配置为促进导电插塞103与另一衬底上的接合焊盘的接合。

在如图3A所示的一些实施例中，半导体结构100包括设置在导电插塞103周围和膜102的外围部分周围的氧化物105。在一些实施例中，氧化物 105包围膜102。在一些实施例中，导电插塞103、站立焊盘103a和板101保护和包围氧化物105。在一些实施例中，氧化物105包围膜102的外围。在一些实施例中，氧化物105配置为包围膜102的外围的保护环。在一些实施例中，氧化物105使板101、膜102和导电插塞103彼此隔离。在一些实施例中，氧化物105对板101和/或膜102提供支撑。

在如图3B所示的一些实施例中，氧化物105设置在板101的外围部分上方。在一些实施例中，氧化物105包围板101。在一些实施例中，氧化物105设置在板101和器件衬底106之间。在一些实施例中，器件衬底106设置在板101的外围部分上方或邻近板101的外围部分。板101设置在器件衬底106和膜102之间。在一些实施例中，设置在器件结构106和板101之间的氧化物105的厚度为约1μm至约20μm。

图4A是根据本发明的一些实施例的单片传感器300的一个实施例的截面图。图4B是根据本发明的一些实施例的单片传感器300的另一个实施例的截面图。在一些实施例中，单片传感器300配置为感测声压。在一些实施例中，单片传感器300包括与另一个器件集成的器件。在一些实施例中，单片传感器300包括在麦克风中。

在一些实施例中，单片传感器300包括第一器件100和第二器件200。在一些实施例中，第一器件100是以上描述的半导体结构100。在一些实施例中，第一器件100是MEMS器件。在一些实施例中，第一器件100包括板101、膜102、导电插塞103、第一腔104和氧化物105，第一器件100具有与以上描述的和/或如图1、图2、图3A和图3B示出的类似的配置。

在一些实施例中，板101包括半导体构件101b和拉伸构件101c。在一些实施例中，半导体构件101b设置在拉伸构件101c内。在一些实施例中，半导体构件101b配置在拉伸构件101c中。在一些实施例中，半导体构件101b由拉伸构件101c包围或包封。

在一些实施例中，板101包括第一层、第二层和第三层。在一些实施例中，第一层设置在第二层和第三层之间。在一些实施例中，第一层包括诸如多晶硅、硅等的半导体或半导体材料。在一些实施例中，第二层和第三层分别包括诸如氮化硅等的氮化物或介电材料。在一些实施例中，第一 层是半导体构件101b，以及第二层和第三层是包围或夹着第一层的拉伸构件101c。在一些实施例中，板101包括多层，并且至少一层是半导体构件101b，和至少两层是包围或夹着半导体构件101b的拉伸构件101c。

在一些实施例中，第二器件200是有源器件。在一些实施例中，第二器件是CMOS器件。在一些实施例中，第二器件200包括衬底201和接合焊盘202。在一些实施例中，衬底201是CMOS衬底。在一些实施例中，衬底201包括CMOS组件和电路。在一些实施例中，接合焊盘202设置在衬底201上方。在一些实施例中，接合焊盘202配置为接收外部互连结构以使衬底201的电路可以与另一衬底或另一器件电连接。在一些实施例中，接合焊盘202包括铝、铜、锡或金。

在一些实施例中，第二器件200包括设置在衬底201上方的层203。在一些实施例中，层203包括CMOS器件和金属间连接(电路)。在一些实施例中，层203包括诸如介电材料、氧化硅、氮化硅等的钝化。在一些实施例中，层203包围接合焊盘202。接合焊盘202从层203部分地暴露。在一些实施例中，接合焊盘202从层203的顶面凹进。在一些实施例中，层203设置为远离第一器件100的膜102一定距离，该距离为约1μm至约10μm，或约0.3μm至约10μm，或约0.3μm至约5μm。

在一些实施例中，第一器件100与第二器件200集成。在一些实施例中，将第一器件100翻转并且接合至第二器件200上方。具有朝上的板101以及朝下的导电插塞103的第一器件100与第二器件200集成。在一些实施例中，第一器件的导电插塞103与第二器件200的接合焊盘202接合以使第一器件100与第二器件200集成。在一些实施例中，第一器件100的站立焊盘103a或站立焊盘103a上的半导体材料103b设置在第二器件200的接合焊盘202上方并且与第二器件200的接合焊盘202接合。在一些实施例中，在第一器件100和第二器件200接合和集成之后，单片传感器300的高度为约200μm至约500μm。

在一些实施例中，第二器件200包括设置为与朝向第一器件100的层203的顶面共形的保护层205。在一些实施例中，保护层205配置为保护层203或设置在第二衬底201上方的其它组件不被蚀刻掉。在一些实施例中， 保护层205配置为防止层203或设置在第二衬底201上方的其它组件受到氟化氢(HF)酸性蒸汽的攻击。在一些实施例中，保护层205包括氧化铝(Al₂O₃)。在一些实施例中，接合焊盘202从保护层205暴露。

在一些实施例中，第二器件200包括第二腔204，第二腔204设置在第一器件100的第一腔104上方并且穿过衬底201和层203。在一些实施例中，第二腔204与第一腔104连接。在一些实施例中，第二腔204与膜102的波纹102a和/或板101的孔101a对准。在一些实施例中，第二腔204具有由保护层205覆盖的侧壁204a。在一些实施例中，侧壁204a是层203的顶面的倾斜部分。

在一些实施例中，第二腔204配置为接收声压。声压可以通过和穿过第二腔204而撞击在膜102上。当声压撞击在膜102上时，膜102会在第一腔104内移位或振动。膜102的移位改变板101和膜102之间的电容，因而生成电信号。在一些实施例中，电容变化通过导电插塞103和接合焊盘202传送至CMOS器件200，并且之后CMOS器件200生成电信号。从第二腔204进入并且撞击在膜102上的声压引起的膜102的移位通过CMOS器件200转换成电信号。在一些实施例中，在感测声压之后，声压可以穿过孔101a和孔洞102b而减轻声压。

在本发明中，也公开了制造半导体结构的方法。在一些实施例中，半导体结构通过方法500形成。方法500包括许多操作和描述，并且说明不旨在限制操作顺序。

图5是制造半导体结构的方法500的实施例。方法500包括许多操作(501、502、503、504、505、506、507、508和509)。

在操作501中，接收或提供如图5A和图5B所示的第一衬底106。在一些实施例中，第一衬底106是处理衬底或处理晶圆。在一些实施例中，第一衬底106包括硅。在一些实施例中，第一衬底106有利于其上的MEMS器件的形成。在一些实施例中，第一衬底106是硅衬底。在一些实施例中，第一衬底的厚度为约400μm至约1000μm。

在一些实施例中，如图5B所示，氧化物层107设置在第一衬底106上方。在一些实施例中，氧化物层107包括氧化硅或任何其它合适的材料。 在一些实施例中，氧化物层107的厚度为约1μm至约5μm。

在操作502中，如图5C和图5D所示，板101设置在第一衬底106上方并且被图案化。在一些实施例中，板101设置在氧化物层107上方。在一些实施例中，板101的厚度为约0.3μm至约20μm。在一些实施例中，板101通过原位掺杂、注入或热扩散掺杂诸如p-型掺杂剂或n-型掺杂剂的合适的掺杂剂。在一些实施例中，板101使用相同类型的掺杂剂以防止p-n结并且具有更好的导电性。

在一些实施例中，板101包括半导体构件101b和拉伸构件101c。在一些实施例中，半导体构件101b由拉伸构件101c包围或包封。在一些实施例中，半导体构件101b包括多晶硅、硅或任何其它合适的半导体材料。在一些实施例中，拉伸构件101c包括氮化物、氮化硅或任何其它合适的介电材料。

在一些实施例中，拉伸构件101c包括两层，并且半导体构件101b设置在两层拉伸构件101c之间。拉伸构件101c的两层包围或夹着半导体构件101b。在一些实施例中，板101包括多层，并且至少一层是半导体构件101b，和至少两层是包围或夹着半导体构件101b的拉伸构件101c。在一些实施例中，板101包括第一层、第二层和第三层。第一层是半导体构件101b，以及第二层和第三层是包围或夹着第一层的拉伸构件101c。在一些实施例中，第二层(拉伸构件101c)设置在氧化物层107或第一衬底106上方，以及之后第一层(半导体构件101b)设置在第二层上方，以及之后第三层(拉伸构件101c)设置在第一层上方。

在如图5D所示的一些实施例中，图案化板101。在一些实施例中，图案化板101以在板101上方形成多个孔101a。在一些实施例中，孔101a穿过板101以暴露一些氧化物层107。在一些实施例中，通过光刻或蚀刻操作去除板101的一些部分以形成孔101a。

在操作503中，如图5E所示，第一牺牲氧化物层105a设置在板101上方。在一些实施例中，第一牺牲氧化物层105a通过任何合适的沉积技术(诸如化学汽相沉积(CVD)等)设置。在一些实施例中，第一牺牲氧化物层105a包括诸如氧化硅的介电材料。在一些实施例中，第一牺牲氧化物 层105a的厚度为约0.3μm至约5μm。

在操作504中，如图5F所示，在第一牺牲氧化物层105a的表面上方形成多个凹槽105c。在一些实施例中，凹槽105c从第一牺牲氧化物层105a的表面缩进。在一些实施例中，从表面去除第一牺牲氧化物层105a的一些部分以形成凹槽105c。在一些实施例中，通过光刻及湿或干蚀刻操作形成凹槽105c。

在操作505中，如图5G所示，膜102在第一牺牲氧化物层105a上方设置并且之后图案化。在一些实施例中，膜102通过任何合适的沉积操作设置在第一牺牲氧化物层105a上方。在一些实施例中，膜102包括多晶硅。在一些实施例中，膜102掺杂任何合适的掺杂剂。在一些实施例中，膜102的厚度为约0.1μm至约5μm。

在一些实施例中，在沉积操作之后，通过光刻和蚀刻操作图案化膜102，从而在膜102上方形成多个波纹102a和多个孔洞102b。在一些实施例中，去除膜102的一些部分以形成孔洞102b。孔洞102b暴露部分第一牺牲氧化物层105a。

在操作506中，如图5H所示，第二牺牲氧化物层105b设置在部分第一牺牲氧化物层105a(通过孔洞102b暴露)上方并且包围膜102。在一些实施例中，第二牺牲氧化物层105b覆盖第一牺牲氧化物层105a。在一些实施例中，第二牺牲氧化物层105b通过任何合适的沉积操作设置在膜102和第一牺牲氧化物层105a上方。在一些实施例中，第二牺牲氧化物层105b包括与第一牺牲氧化物层105a相同或不同的材料。在一些实施例中，第二牺牲氧化物层105b包括诸如氧化硅的介电材料。在一些实施例中，第二牺牲氧化物层105b的厚度为约0.3μm至约5μm。在一些实施例中，将第二牺牲氧化物层105b平坦化至与沉积时相比的减小的高度。在一些实施例中，第二牺牲氧化物层105b通过化学机械抛光(CMP)操作抛光。

在操作507中，如图5I和图5J所示，形成多个导电插塞103。在一些实施例中，如图5I所示，形成穿过第一牺牲氧化物层105a或第二牺牲氧化物层105b的多个通孔105d。在一些实施例中，通孔105d通过任何合适的操作(诸如光刻和蚀刻)形成。在一些实施例中，去除一些第一牺牲氧 化物层105a或第二牺牲氧化物层105b并且停止在板101处以形成通孔105d。

在一些实施例中，如图5J所示，通孔105d由诸如多晶硅的半导体材料沉积和填充，以形成多个导电插塞103。在一些实施例中，导电插塞103穿过第一牺牲氧化物层105a或第二牺牲氧化物层105b。在一些实施例中，导电插塞103从板101延伸穿过膜102。在一些实施例中，导电插塞103从膜102延伸或延伸穿过膜102。在一些实施例中，通孔105d可以是沟槽。

在一些实施例中，通过去除第一牺牲氧化物层105a或第二牺牲氧化物层105b的一些部分并且之后设置多晶硅来形成导电插塞103。在一些实施例中，通过光刻和蚀刻操作去除第一牺牲氧化物层105a或第二牺牲氧化物层105b的一些部分。在一些实施例中，通过任何合适的沉积操作设置多晶硅。导电插塞103包括多晶硅。在一些实施例中，导电插塞的高度为约1μm至约50μm。在形成导电插塞103之后，通过任何合适的抛光操作(诸如CMP操作)平坦化导电插塞103。在一些实施例中，沟槽105d可以由多晶硅填充。

在一些实施例中，多个站立焊盘103a分别形成在导电插塞103上方。在一些实施例中，附加多晶硅设置在第二牺牲氧化物层105b和导电插塞103上方，并且之后，通过光刻和蚀刻操作去除附加多晶硅的一些部分以形成站立焊盘103a。在一些实施例中，站立焊盘103a的高度为约1μm至约20μm。

在一些实施例中，多个半导体材料103b分别设置在站立焊盘103a上方。在一些实施例中，诸如锗的半导体材料103b设置在站立焊盘103a上方。在一些实施例中，半导体材料103b通过任何合适的操作(诸如喷射、光刻和蚀刻操作)设置。

在操作508中，如图5K、图5L、图5M和图5N所示，削薄或去除第一衬底106。在如图5K所示的一些实施例中，通过任何合适的操作(诸如研磨、蚀刻等)去除第一衬底106。在一些实施例中，通过湿蚀刻或干蚀刻去除第一衬底106。在一些实施例中，研磨或蚀刻第一衬底106直至到达板101。

在如图5L所示的一些实施例中，去除第一衬底106的一些部分以减小第一衬底106的厚度。在一些实施例中，多次研磨第一衬底106以减薄它的厚度。在一些实施例中，多次蚀刻第一衬底106。在一些实施例中，去除第一衬底106的一些部分以暴露一些氧化物层107。在一些实施例中，在研磨或蚀刻操作之前翻转第一衬底106。

在一些实施例中，如图5M和图5N所示，在第一衬底106和另一衬底接合之后，实施操作508。在一些实施例中，在导电插塞103和另一衬底接合之后，实施操作508。第一衬底106由另一衬底支撑，并且之后执行操作508以及削薄或去除第一衬底106。

在操作509中，如图5O和5P所示，去除第一牺牲氧化物层105a、第二牺牲氧化物层105b和氧化物层107的一些部分或全部。在一些实施例中，通过诸如干或湿蚀刻的蚀刻操作去除第一牺牲氧化物层105a、第二牺牲氧化物层105b和氧化物层107。在一些实施例中，在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后形成第一腔104。在一些实施例中，第一腔104与膜102的波纹102a或板101的孔101a对准。

在一些实施例中，去除第一牺牲氧化物层105a的一些部分和第二牺牲氧化物层105b的一些部分，从而保留第一牺牲氧化物层105a和第二牺牲氧化物层105b的一些部分。第一牺牲氧化物层105a和第二牺牲氧化物层105b的那些剩余部分包围导电插塞103。在一些实施例中，去除氧化物层107的一些部分，同时保留一些部分。氧化物层107的剩余部分设置在第一衬底106和板101之间。在一些实施例中，剩余的第一牺牲氧化物层105a，剩余的第二牺牲氧化物层105b和剩余的氧化物层107用作氧化物105以包围板101和膜102。

在一些实施例中，形成半导体结构100。半导体结构100具有与图1、图2、图3A和图3B的任何一个中类似的配置。在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后，膜102可相对于板101移位。在一些实施例中，膜102配置为感测声压。当膜102由于声压移位时，膜102相对于板101的移位转换成对应于移位的幅度和频率的电信号。

图6是制造单片传感器的方法600的实施例。方法600包括许多操作 (601、602、603、604、605、606、607、608、609、610、611、612和613)。

在操作601中，接收或提供如图6A和图6B所示的第一衬底106。操作601类似于图5A和图5B中的操作501。在操作602中，如图6C和图6D所示，设置和图案化板101。操作602类似于图5C和图5D中的操作502。在操作603中，如图6E所示，设置第一牺牲氧化物层105a。操作603类似于图5E中的操作503。在操作604中，如图6F所示，形成多个凹槽105c。操作604类似于图5F中的操作504。在操作605中，如图6G所示，设置和图案化膜102。操作605类似于图5G中的操作505。在操作606中，如图6H所示，设置第二牺牲层105b。操作606类似于图5H中的操作506。在操作607中，如图6I和图6J所示，形成多个导电插塞103。操作607类似于图5I和图5J中的操作507。在一些实施例中，多个站立焊盘103a和半导体材料103b设置在导电插塞103上方。

在操作608中，如图6K所示，提供或接收第二衬底201。在一些实施例中，第二衬底201包括诸如CMOS器件的多个有源器件。在一些实施例中，第二衬底201是CMOS衬底。在一些实施例中，第二衬底201包括设置在第二衬底201上方的层203和设置在层203上方的接合焊盘202。在一些实施例中，层203包括CMOS器件和金属间连接(电路)。在一些实施例中，接合焊盘202由层203包围。在一些实施例中，接合焊盘202的顶面从层203暴露。在一些实施例中，接合焊盘202配置为接收外部互连结构以使第二衬底201中的电路与另一衬底电连接。

在操作609中，如图6L所示，去除层203的一些部分。在一些实施例中，通过任何合适的操作(诸如光刻和蚀刻)去除层203的一些部分。

在操作610中，如图6M所示，保护层205设置在层203、接合焊盘202和第二衬底201上方。在一些实施例中，保护层205配置为防止第二衬底201、层203、接合焊盘202或设置在第二衬底201上方的其它组件被蚀刻或去除。在一些实施例中，保护层205是蚀刻停止层以防止第二衬底201和设置在第二衬底201上方的组件受到氟化氢酸性蒸汽的攻击。

在一些实施例中，如图6N所示，附加氧化物层206设置在保护层205上方。在一些实施例中，如图6O所示，去除设置在接合焊盘202上的保护 层205和附加氧化物层206。接合焊盘202从层203、保护层205和附加氧化物层206暴露。

在操作611中，如图6P所示，导电插塞103与接合焊盘202接合。在一些实施例中，翻转第一衬底106，并且之后将导电插塞103与接合焊盘202接合。第一衬底106通过导电插塞103和接合焊盘202与第二衬底201接合，从而使得第一衬底106、板101、膜102和第二衬底201电连接。在一些实施例中，站立焊盘103a或半导体材料103b与接合焊盘202接合。

在操作612中，如图6Q和图6R所示，削薄第一衬底106和第二衬底201。在如图6Q所示的一些实施例中，削薄第一衬底106和第二衬底201的厚度。在一些实施例中，通过研磨操作削薄第一衬底106和第二衬底201。在如图6R所示的一些实施例中，全部或部分地去除第一衬底106。在一些实施例中，通过研磨或蚀刻操作去除第一衬底106的一些部分或全部。在一些实施例中，通过干或湿蚀刻削薄或去除第一衬底106。在一些实施例中，第一衬底106的干或湿蚀刻停止在氧化物层107处。在一些实施例中，第二衬底201的厚度从约800μm削薄至约100μm。

在操作613中，如图6S和图6T所示，去除第一牺牲氧化物层105a、第二牺牲氧化物层105b、氧化物层107和第二衬底201的一些部分或全部。在一些实施例中，通过去除第一牺牲氧化物层105a和第二牺牲氧化物层105b形成第一腔104。在一些实施例中，通过去除第二衬底201的一些部分、保护层205的一些部分和附加氧化物层206形成第二腔204。在一些实施例中，第二腔204穿过第二衬底201和层203。在一些实施例中，第二腔204与第一腔104对准。

在一些实施例中，保留第一牺牲氧化物层105a、第二牺牲氧化物层105b和氧化物层107的一些部分。剩余的第一牺牲氧化物层105a、剩余的第二牺牲氧化物层105b和剩余的氧化物层107用作氧化物105以包围板101和膜102的外围部分。

在一些实施例中，形成了单片传感器300。单片传感器300包括半导体结构100和半导体结构200。半导体结构100和半导体结构200具有与图4A和图4B类似的配置。在一些实施例中，板101、膜102、导电插塞 103、氧化物105、第二衬底201、接合焊盘202、层203和保护层205具有与图4A和图4B类似的配置。

在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后，膜102可相对于板101移位。在一些实施例中，膜102配置为感测声压。当膜102由于声压移位时，膜102相对于板101的移位转换成对应于移位的幅度和频率的电信号。由第二衬底201上方的有源器件和电路产生电信号。

在本发明中，公开了改进的半导体结构。该半导体结构包括板和膜。在一些实施例中，该半导体结构包括多个板。在一些实施例中，该板包括半导体构件和拉伸构件。半导体构件夹在拉伸构件之间以具有足够的刚性抵抗制造期间扩展开的残余应力和撞击在半导体构件上的声压。因此，在制造或使用期间板不会产生不期望的弯曲，并且可以保持板的直线度。因此，减小了噪音，增大了SNR。提高了麦克风的性能。

在一些实施例中，半导体结构包括第一器件和第二器件。第一器件包括具有多个孔的板、与板相对设置并且包括多个波纹的膜以及延伸穿过板和膜的导电插塞。第二器件包括衬底和设置在衬底上方的接合焊盘，其中，导电插塞与接合焊盘接合以将第一器件和第二器件集成，以及板包括半导体构件和拉伸构件，并且半导体构件设置在拉伸构件内。

在一些实施例中，半导体构件包括多晶硅，或拉伸构件包括氮化硅。在一些实施例中，拉伸构件包括夹着半导体构件的至少两层。在一些实施例中，拉伸构件配置为最小化板的变形。在一些实施例中，膜对声压敏感并且可相对于板在由板和导电插塞限定的腔内移位。

在一些实施例中，单片传感器包括微电子机械系统(MEMS)器件和互补金属氧化物半导体(CMOS)器件。MEMS器件包括具有多个孔的板、与板相对设置并且包括多个波纹的膜、延伸穿过板和膜的导电插塞以及由板和导电插塞限定的第一腔。CMOS器件包括衬底、设置在衬底上方并且包括金属间连接的层、由层包围并且与导电插塞接合的接合焊盘以及设置在第一腔上方并且穿过衬底和层的第二腔，其中，板包括第一层、第二层和第三层，第一层设置在第二层和第三层之间，第一层包括半导体，第二层和第三层分别包括氮化物。

在一些实施例中，半导体是多晶硅，或氮化物是氮化硅。在一些实施例中，板是固定的，以及膜在第一腔内相对于板可移动。在一些实施例中，MEMS器件包括设置在膜的外围部分周围的氧化物。在一些实施例中，MEMS器件包括邻近板的外围部分设置的衬底。在一些实施例中，板的厚度为约0.3μm至约20μm。在一些实施例中，板设置为远离膜一定距离，该距离为约0.1μm至约5μm。在一些实施例中，膜或导电插塞包括多晶硅。

在一些实施例中，制造半导体结构的方法包括：提供第一衬底，在第一衬底上方设置和图案化板，在板上方设置第一牺牲氧化物层，在第一牺牲氧化物层的表面上方形成多个凹槽，在第一牺牲氧化物层上方设置和图案化膜，设置第二牺牲氧化物层以围绕膜并且覆盖第一牺牲氧化物层；以及形成穿过板或膜的多个导电插塞，其中，板包括半导体构件和拉伸构件，并且半导体构件设置在拉伸构件内。

在一些实施例中，设置和图案化膜包括形成与第一腔对准的多个波纹。在一些实施例中，设置和图案化板包括形成穿过板并且与第一腔对准的多个孔。在一些实施例中，该方法还包括提供第二衬底，第二衬底包括由层包围的多个接合焊盘，翻转第一衬底，通过多个接合焊盘和多个导电插塞接合第一衬底和第二衬底，削薄第一衬底和第二衬底，部分地或全部地去除第一衬底，去除第一牺牲氧化物层和第二牺牲氧化物层以形成第一腔，以及去除第二衬底的一些部分和层的一些部分以形成与第一腔对准并且穿过层和衬底的第二腔。在一些实施例中，在去除第一牺牲氧化物层和第二牺牲氧化物层之后，保留由多个导电插塞包围的第一牺牲氧化物层的一些部分和第二牺牲氧化物层的一些部分。在一些实施例中，该方法还包括通过从第二腔进入并且撞击在膜上的声压使膜移位以改变板和膜之间的电容，并且通过CMOS器件转换成对应于膜的移位的幅度和频率的电信号。在一些实施例中，该方法还包括在第一衬底上方设置氧化物层，其中，氧化物层设置在第一衬底和板之间。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作 为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。