CMOS‑MEMS结构及其形成方法与流程

本发明实施例涉及cmos-mems结构及其形成方法。

背景技术：

微机电系统(mems)传感器用于包括陀螺仪、加速计或其他传感应用的各种应用。在mems传感器周围维持真空区域。使用mems传感器生成的信号通过互连结构发送至互补金属氧化物半导体(cmos)封装件。

cmos封装件使用cmos封装件上的接合焊盘和mems传感器上的接合焊盘之间的共晶接合界面电连接至mems传感器。互连结构与mems传感器周围的真空区域接触。

技术实现要素：

根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；金属层，位于所述衬底上方；传感结构，位于所述金属层上方，所述传感结构包括：除气层，位于所述金属层上方；图案化的除气阻挡件，接近所述除气层的顶面；以及电极，位于所述图案化的除气阻挡件上方；以及信号发送结构，邻近所述传感结构，所述信号发送结构电连接所述电极和所述金属层。

根据本发明的另一实施例，还提供了一种半导体器件，包括：mems，具有第一传感工件；cmos，具有对应于所述第一传感工件的第一传感结构，所述第一传感结构包括：第一除气层；第一图案化的除气阻挡件，位于所述第一除气层上方；以及第一电极，位于所述第一图案化的除气阻挡件上方。

根据本发明的又一实施例，还提供了一种用于制造半导体器件的方法，包括：提供衬底；在所述衬底上方形成金属层；在所述金属层上方形成第一除气层；通过第一掩模，图案化位于所述cmos结构的传感结构中的所述第一除气层上方的除气阻挡件；以及在所述除气阻挡件上方形成电极。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1是根据本发明的一些实施例的cmos结构的截面。

图2是根据本发明的一些实施例的cmos-mems结构的截面。

图3是根据本发明的一些实施例的cmos-mems结构的截面。

图4是根据本发明的一些实施例的cmos结构的传感电极的顶视图。

图5是根据本发明的一些实施例的cmos结构的传感电极的顶视图。

图6至图14是根据本发明的一些实施例的用于cmos-mems结构的操作的局部截面。

图15至图21是根据本发明的一些实施例的用于cmos-mems结构的操作的局部截面。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。

尽管提出本发明宽泛范围的数值范围和参数设定是近似值，但是在特定实例中的数值设定被尽可能精确地报告。任何数值，然而，固有地包含某些必然误差，该误差由各自的测试测量结果中发现的标准偏差产生。同样，正如此处使用的术语“约”一般指在给定值或范围的10％、5％、1％或0.5％内。或者，术语“约”意思是在本领域普通的技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作实例中，或者除非明确指出，否则应该理解，通过术语“大约”修改所有示例中的所有的数值范围、数量、值和百分比(诸如用于本文所公开的材料的数量、持续时间、温度、操作条件、比率大小等)。因此，除非有相反规定，本发明和所附权利要求所记载的数值参数设定是可以根据要求改变的近似值。至少，每个数值参数应该至少被解释为根据被报告的有效数字的数目，并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。此处公开的所有范围包括端点，除非另有说明。

本发明大体地涉及微机电系统(mems)器件。提出下述描述以使本领域的普通技术人员作出和使用本发明并且下述描述在专利申请及其要求的情况下提出。对优选的实施例的各种修改和在此描述的通用原则和部件对本领域的普通技术人员来说是显而易见的。因此，本发明并不限于所展示的实施例，而是应被赋予与本文所描述的原理和特征一致的最广范围。

在所描述的实施例中，mems指的是使用类半导体工艺制造的并且展现出诸如移动或变形能力的机械特性的一类结构或器件。mems通常但不总是与电信号相互作用。mems器件包括但不限制于陀螺仪、加速计、磁力仪、压力传感器和射频部件。在一些实施例中，mems器件结构可以包括多个上述mems器件。包括mems器件或mems器件结构的硅晶圆称为mems晶圆。

在所描述的实施例中，mems器件可以指的是实现为微机电系统的半导体器件。mems器件结构可以指的是与多个mems器件的组件相关联的任何部件。设计的绝缘体上硅(esoi)晶圆可以指的是具有在硅器件层或衬底之下的腔的soi晶圆。覆盖晶圆或操作晶圆通常指的是在绝缘体上硅晶圆中用作较薄的硅感测衬底的载体的较厚的衬底。覆盖衬底或操作衬底，和该晶圆或操作晶圆可以互换。

mems器件在由cmos晶圆和mems晶圆限定的围隔(enclosures)中需要不同压力。例如，mems中的加速计需要具有较大压力的围隔而陀螺仪需要具有较低压力的围隔。围隔中的真空用于帮助具有最小阻力的mems器件的mems部分的自由运动。在一些实施例中，陀螺仪的围隔中的压力小于或等于0.001毫巴(mbar)。如果压力太高，在一些实施例中，mems传感工件将经历较高的运动电阻。mems传感工件的运动电阻减小mems传感工件的运动速度，mems传感工件的运动速度延迟由mems传感工件的运动诱导的信号的生成和转移。较高的运动速度还将减小由mems传感工件的运动生成的信号的精度。减小的精度转而增加用于确定由mems传感工件生成的信息的计算复杂度。由于电路的复杂度增加，电路中器件的数量和电路的尺寸也增加。然而，另一方面，加速计中的真空应该大于陀螺仪中的真空。尽管低压有助于mems传感工件的运动，但是加速计需要更大的压力以帮助mems传感工件的阻尼，从而防止mems传感工件免受造成强噪音的自然扰动。

目前在相同mems器件上集成加速计和陀螺仪引发如何产生拥有不同真空度的两个围隔的问题。在一个围隔中形成除气层可以增加真空度而从另一围隔禁止除气层可以维持低真空度。除气是由于在cmos晶圆的互连结构中的导电线和通孔的形成期间形成的悬空键。在随后的处理步骤期间，加热造成悬空键的折断，这释放了来自互连结构的气体。该工艺被称为除气。压力与空间中的气体分子的数量直接成比例。在不包括互连结构和围隔之间的除气阻挡件的方法中，随着围隔中的气体分子的数量上升，压力也上升。

通常地，除气层可以由氧化物材料制成，而在其上没有覆盖的任何除气阻挡件。可以在面向位于mems传感工件之间的围隔的cmos晶圆上形成除气层。例如，防止气体分子外扩散的例如氮化物的高致密性材料可以用作除气阻挡件。通常的，除气层应该对围隔完全放开而没有任何阻碍，从而最大化除气压力。除气层上方沉积的传感电极必然用作抑制气体分子从除气层逸入围隔的除气阻挡件。应该设计暴露的除气层的面积和传感电极的面积之间的折中从而获得需要更大真空度的mems器件的最佳性能。

然而，形成除气层的操作包括图案化除气阻挡件以暴露出第一除气层下面的区域。例如，从截面观察的去除的除气阻挡件的宽度等于或大于50μm，形。然后，利用第二除气层填充暴露的区域以及接下来进行平坦化操作直到使第二除气层和除气阻挡件共面。平坦化操作包括但不限制于化学机械抛光(cmp)操作。设计平坦化操作以减小过填充的第二除气层的厚度，且因此不消耗除气阻挡件。

此外，在暴露的区域的中心部分处的第二除气层具有比在暴露的区域的周围部分处的第二除气层更大的去除率，其中，第二去除层和去除阻挡件毗邻。在平坦化操作之后可以观察到凹陷效应，且这个结构缺陷可以造成随后沉积的传感电极不设置在平坦的表面上。例如，如果传感电极具有网格图案，网格图案的顶面不是共面的。尽管由于第二除气层的非平坦的表面，但是网格图案的几何形状可以转变。网格图案的顶面将符合下面的第二除气层的凹陷表面，并且因此在mems衬底的传感电极和传感工件的每个点之间生成不相等的距离。传感电极和传感工件之间的不相等的距离降低传感信号的敏感度，因为这样的不相等的距离将干扰来源于传感电极和传感工件之间的距离的电容信号。

本发明提供了一种cmos结构及其制造方法。cmos结构对应包括加速计的mems结构。cmos结构具有位于除气层上方的传感电极，传感电极具有共面的表面。

本发明提供了一种cmos-mems结构及其制造方法。cmos-mems结构包括集成在一起的至少一个较高真空度围隔和一个较低真空度围隔。cmos-mems结构具有位于较高真空度围隔中的除气层上方的传感电极，且传感电极具有共面的表面。

参照图1，图1是根据本发明的一些实施例的cmos结构10的截面。cmos结构10包括半导体衬底100。尽管可以使用其他半导体材料，衬底100可以包括诸如硅的半导体材料。接近衬底100的表面形成多个cmos器件(诸如晶体管)。cmos器件是配置为基于从mems传感工件接收的信号(未在图1中示出)通过电连接件实施计算或执行程序的有源电路中的一个。在一些实施例中，有源电路可以进一步包括双极晶体管(bjt)器件、鳍场效应晶体管(finfet)器件或其他合适的有源器件。衬底100可以称为电路衬底。

金属层101定位在衬底100上方，电连接至衬底100。金属层101可以包括介电层，介电层进一步包括低k介电层、超低k层、诸如钝化层的非低k介电层等。低k材料具有小于氧化硅的介电常数的介电常数。在一些实施例中，低k材料具有小于约3.9的介电常数。在一些实施例中，低k材料包括氟掺杂的氧化硅、碳掺杂的氧化硅、多孔氧化硅、聚合物材料或其他合适的低k材料。在一些实施例中，超低k材料具有小于或等于约2.5的介电常数。在一些实施例中，超低k材料包括干凝胶、聚合物或其他合适的超低k材料。金属层101还包括在介电层中形成的可以由铜、铝、导电聚合物或其他合适的导电元素形成的金属线和通孔。金属层101配置为将信号传送至电路衬底100以及从电路衬底100传送信号。

参照图1，在金属层101上方定位传感结构103。由于传感结构103对应于mems器件的传感工件(未在图1中示出)，传感结构103故此得名。可选地阐述，传感结构103是电路衬底100的组件且设计为与随后在其上设置的mems器件的传感工件对准。在一些实施例中，传感结构103的宽度w等于或大于50微米。传感结构103包括除气层103a和接近除气层103a的顶面的图案化的除气阻挡件103b。在一些实施例汇总，除气层103a的顶面和除气阻挡件103b的顶面共面。除气阻挡件103b放置在除气层103a的部分和稍后在图2中示出的真空区域之间。将除气层103a的部分从真空区域分离有助于防止从除气层103a至真空区域的除气增加真空区域的压力。在一些实施例中，除气阻挡件103b包括与衬底100相同的材料。在一些实施例中，除气阻挡件103b包括与除气层103a不同的材料。例如，除气层103a可以包括通过各种方法沉积的氧化物。除气阻挡件103b可以包括诸如氮化物的具有高晶格致密性的材料，从而防止除气气体分子的外扩散。在一些实施例中，除气层103a可以是诸如正硅酸乙酯(teos)的氧化硅，以及除气阻挡件103b可以是氮化物或氮氧化物。在一些实施例中，除气阻挡件103b包括纵列iv族的氮化物或纵列iv族的氮氧化物。

在图1中，在图案化的除气阻挡件103b上定位传感电极105。注意，在本文论述中，传感电极105可以称为电极。在一些实施例中，传感电极105可以具有和除气阻挡件103b相同的图案。然而，在其他实施例中，传感电极105可以不需要和除气阻挡件103b相同的图案。例如，传感电极105可以仅设置在除气阻挡件103b的部分上。然而，传感电极105可以不直接设置在除气层103a上。信号发送结构107横向地邻近传感结构103。如图1所示，一些信号发送结构107电连接传感电极105和金属层101中的导电线/通孔。然而，一些信号发送结构107'配置为电连接稍后在图2中示出的mems衬底和金属层101中的导电线/通孔。在一些实施例中，信号发送结构107、107'围绕传感结构103且从顶视图的角度沿着传感结构103的周长布置。在一些实施例中，信号发送结构107包括贯穿除气阻挡件103b和除气层103a的沟槽107a，暴露出金属层101中的顶部金属的部分。在一些实施例中，顶部金属可以是金属层101的第六金属层并且可以由al组成。导电衬里107b设置在沟槽107a的侧壁和底部上方从而将传感电极105中生成的信号通过金属层101发送至下面的cmos衬底100。

除气阻挡件103b和传感电极105可以采用各种图案。然而，只要在传感结构103中均匀地分布图案(即，不集中地位于特定的区域中)，就可以在本文中描述的cmos结构100和cmos-mems结构20、30中采用该图案。在一些实施例中，除气阻挡件103b和传感电极105可以采用网格图案。

参照图2，图2是根据本发明的一些实施例的cmos-mems结构20的截面。图2的cmos-mems结构20包括如图1所示的cmos结构10和cmos结构10上方的mems结构200。mems结构200还拥有mems衬底201和覆盖衬底202。mems衬底201通过例如共晶接合件203连接至cmos结构10。由mems衬底201的底部、cmos结构10的顶部和共晶接合件203限定的围隔可以称为真空区域205。真空区域205在传感工件207周围。在真空区域205中维持真空以有助于帮助传感工件207相对于mems衬底201的运动。mems衬底201和cmos衬底10之间的区域限定mems结构200至cmos结构10的接合位置。mems结构200还包括接合至在与cmos结构10相对的侧上的mems衬底201的覆盖衬底202。覆盖衬底202还帮助限定围绕传感工件207的真空区域205的位置。覆盖衬底202帮助防止由于外部环境导致的真空区域205中的压力的增加。覆盖衬底202熔融接合至mems衬底201以提供围绕传感工件207的密封。在一些实施例中，在覆盖衬底202的底面和cmos结构10的顶面上形成金属层且覆盖衬底202共晶地接合至cmos结构10。在一些实施例中，覆盖衬底202包括与mems衬底201或cmos结构10中的至少一个相同的材料。在一些实施例中，覆盖衬底202包括与mems衬底201和cmos结构10均不相同的材料。

在一些实施例中，mems衬底201包括：元素半导体，包括晶体硅、多晶硅、晶体锗、多晶锗、无定形结构的硅或无定形结构的锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp以及gainasp；任何其他合适的材料或它们的组合。在一些实施例中，合金半导体衬底具有梯度sige部件，其中si和ge的组分从梯度sige部件的一个位置处的一个比率变化至另一位置处的另一比率。在一些实施例中，合金sige形成在硅衬底上方。在一些实施例中，mems衬底201是应变sige衬底。在一些实施例中，半导体衬底具有诸如绝缘体上硅(soi)结构的绝缘体上半导体结构。在一些实例中，半导体衬底包括掺杂的epi层或掩埋层。在一些实施例中，化合物半导体衬底具有多层结构，或衬底包括多层化合物半导体结构。

在一些实施例中，mems结构200包括配置为在真空区域内旋转或转移的传感工件207。传感工件207在真空区域205内的运动产生传送至cmos结构10中的有源器件的变化的电信号。在一些实施例中，传感工件207包括陀螺仪、加速计、压力传感器或另一合适的传感工件207。在一些实施例中，传感工件207包括配置为由于mems部分的运动诱导电信号的磁性元件。在一些实施例中，传感工件207配置为绕着一个或多个轴旋转。在一些实施例中，传感工件207配置为在平行于cmos结构10的顶面的平面中转移。

在一些实施例中，覆盖衬底202共晶地接合至mems衬底201。在实施例中，其中，覆盖衬底202共晶地接合至mems衬底201。在一些实施例中，在从约430摄氏度至约460摄氏度的温度范围内实施共晶接合操作。在一些实施例中，在从约30kn至约60kn的压力范围下使覆盖衬底202挤压mems衬底201。在一些实施例中，在包括氩、氮气、氢气或其他合适的气体的环境下实施共晶接合操作。

在一些实施例中，mems衬底201和覆盖衬底202利用其间的薄介电膜熔融接合在一起。请注意，在本发明的示例性实施例中，mems衬底201和覆盖衬底202在相对较高的处理温度下通过熔融接合而接合在一起，这使得在密封mems结构的腔之前更完整地从衬底中的介电材料去除化学物质。熔融接合使对两侧晶圆的高温退火成为可能，这减少在腔形成工艺期间化学物质的除气。与由于接合率较高的金属接合相比，通过熔融接合接合的mems结构机械强度更大。此外，熔融接合使得衬底穿孔(tsv)在mems结构中形成而不降低产量。然而，本发明的概念并不限制于此。本领域的普通技术人员将认识到许多变化、修改和替代。例如，多个期望尺寸的围隔和覆盖衬底202的表面可以一起通过各向同性刻蚀被限定和图案化，但是这不是本发明的限制。本领域的普通技术人员将认识到许多变化、修改和替代。多个围隔用于容纳邻近的传感工件207。可以根据传感工件207和/或mems器件的期望的性能决定每个围隔的尺寸。在一些实施例中，每个围隔可以具有与其他围隔不同的尺寸。

参照图3，图3是根据本发明的一些实施例的cmos-mems结构30的截面。cmos-mems结构30集成有如图1所示的cmos-mems结构20和cmos-mems结构40。在一些实施例中，cmos-mems结构20拥有具有较大真空度的真空区域205且cmos-mems结构40拥有具有较低真空度的真空区域305。注意，cmos-mems结构40包括传感工件307和cmos衬底100上方的传感结构303。传感结构303对应地定位在cmos-mems结构40的传感工件307下方以根据传感工件307的运动产生传感信号。除气层303a位于金属层101上方且cmos-mems结构40的除气层303a由除气阻挡件303b完全地覆盖。此外，传感电极309设置在除气阻挡件303b上方。在一些实施例中，除气层303a未由除气阻挡件303b覆盖且而替代地仅由传感电极309覆盖。任意的实施例(即，具有或没有除气阻挡件303b)，传感工件307的底面和传感电极309的顶面之间的距离是均匀的。可选地阐述，cmos-mems结构40的传感电极309类似于cmos-mems结构20的传感电极105，分别横跨传感结构103、303的传感电极本身是共面的。

在图3中，在真空区域205中具有更大的真空度的cmos-mems结构20可以包括加速计。在真空区域305中具有更低的真空度的cmos-mems结构40可以包括陀螺仪。在一些实施例中，cmos-mems结构20的除气阻挡件103b的厚度t1为约在一些实施例中，cmos-mems结构20和cmos-mems结构40的除气阻挡件103b、303b为约相同的厚度。在cmos-mems结构20和40中，传感工件207、307和对应的cmos传感结构103、303通过共晶接合件203电连接。在一些实施例中，共晶接合203设置在前述的传感结构103或303的外侧。

参照图4和图5，两个图示出了根据本发明的一些实施例的cmos结构10的传感电极105的顶视图。图4和图5可以称为图1中所示的平面aa'的顶视图。平面aa'从在传感结构103的左端上的信号发送结构107延伸至在传感结构103的右端上的另一信号发送结构107。在图4中，网格传感电极105定位在除气层103a上方，然后，除气层103a由信号发送结构107围绕，该信号发送结构107具有例如由导电衬里107b沉积的沟槽形式。由虚线划定的区域是指沟槽的由导电衬里107b覆盖的底面。在一些实施例中，导电衬里107b的材料与传感电极105的材料相同。在图5中，螺旋传感电极105定位在除气层103a上方，然后，除气层103a由信号发送结构107围绕，该信号发送结构107具有例如由导电衬里107b沉积的沟槽形式。由虚线划定的区域是指沟槽的由导电衬里107b覆盖的底面。在一些实施例中，导电衬里107b的材料与传感电极105的材料相同。注意，图4和图5中示出的传感电极105都均匀地分布在cmos结构的传感结构103中。

图6至图14是根据本发明的一些实施例的用于cmos-mems结构20的操作的局部截面。在图6中，提供了衬底100。在衬底100上方形成如之前讨论的金属层101。在金属层101的顶面上方沉积第一除气层103a。在一些实施例中，第一除气层103a是氧化物层且通过高密度等离子体的辅助形成。然后，除气阻挡件103'毯式沉积在第一除气层103a上方。在一些实施例中，除气阻挡件103'可以是可以有效地防止除气气体分子外扩散的具有高晶格致密性的材料。在一些实施例中，除气阻挡件103'是氮化硅。

在图7中，通过光刻操作部分地蚀刻除气阻挡件103'从而在cmos结构的传感结构103中形成图案化的除气阻挡件103b。注意，用于图案化除气阻挡件103b的光刻操作包括例如具有网格图案的第一掩模。在图8中，第二除气层103a'毯式沉积在图案化的除气阻挡件103b上方，不仅覆盖在传感结构103内的除气阻挡件103b，还延伸至传感结构103外的除气阻挡件103b。换言之，形成第二除气层103a'以填充除气阻挡件103b之间的间隔并沉积在第一除气层103a上方，以及覆盖除气阻挡件103b。在一些实施例中，第一除气层103a和第二除气层103a'通过高密度等离子体的辅助由相同材料形成。在其他实施例中，第二除气层103a'由不同于第一除气层103a的材料形成，但是第二除气层103a'的晶格致密性低于第一除气层103a的晶格致密性。参照图9，进行平坦化操作以去除第二除气层103a'的部分直到暴露出除气阻挡件103b的顶面。在一些实施例中，平坦化操作包括化学机械抛光。注意，在一些实施例中，cmos中的传感结构103的宽度w等于或大于50μm。

此外，通过合适的干蚀刻操作在传感结构103的外侧形成沟槽107a、107'a。通过去除除气阻挡件103b和第一除气层103a的部分，以及通过暴露出金属层101的顶部金属的部分来形成沟槽107a、107'a。注意，可以在当前操作中形成至少两种类型的沟槽。形成紧紧围绕传感结构103的沟槽107a。形成沟槽107'a以围绕沟槽107a。尽管在当前操作处，沟槽107a、107'a具有相同的结构，但是如稍后将在图14中讨论的，沟槽107a、107'a的电连接不同。在图10中，导电层105'、1070沉积在除气阻挡件103b和平坦化的第二除气层103a上方。导电层的在传感结构103中的部分可以称为导电层105'，且导电层的在沟槽107a、107'a的部分可以称为导电层1070。

在图11中，通过光刻操作图案化导电层105'、1070以在传感结构103内部形成传感电极105和在传感结构1030外部形成导电衬里107b、107'b。在一些实施例中，导电层105'、1070是tin。注意，光刻操作包括使用第二掩模去除导电层105'、1070的部分。在一些实施例中，第二掩模拥有与传感结构103内部的第一掩模的图案相同的图案。可选地阐述，传感电极105具有和下面的除气阻挡件103b相同的图案。在一些其他实施例中，第二掩模拥有与传感结构103内部的第一掩模的图案不相同的图案。例如，不是所有的除气阻挡件103b由传感电极105覆盖。除气阻挡件103b的一些条形件可以直接地暴露于cmos-mems结构的真空区域。在图12中，在信号发送区域107、107'外部、导电衬底107b、107'b上方形成第一金属层120。在一些实施例中，第一金属层120能够形成与ge的共晶接合。在一些实施例中，第一金属层120包括al。

在图13中，提供和接合mems衬底201和覆盖衬底202。对应地远离传感工件207且在与覆盖衬底202相对的表面上方形成第二金属层130。在一些实施例中，第二金属层130是能够形成与al的共晶接合的金属。例如，第二金属层130包括ge。在一些实施例中，用于形成mems衬底201的图案化和蚀刻技术可以根据mems器件的类型变化。例如，用于mems加速计的图案化和蚀刻不同于用于mems陀螺仪的图案化和蚀刻。可以使用如各向异性刻蚀、rie等现有蚀刻技术。在一些实施例中，mems衬底201的厚度可以根据沿着传感衬底的长度的位置变化，其中，沿着正交于衬底的厚度的方向限定衬底的长度。例如，mems衬底201可以具有在一端的第一厚度、在中心的第二厚度和在另一端的第三厚度。然后，使用研磨和/或其他减薄工艺减薄mems衬底201以获得所期望的厚度。可以使用现有的如化学机械平坦化(cmp)和/或反应离子蚀刻(rie)的减薄技术来获得所期望的厚度。可以为减薄工艺使用合适的研磨和抛光设备。本领域的普通技术人员将认识到许多变化、修改和替代。

在图14中，mems衬底201和cmos结构10通过共晶接合203接合。cmos结构10的接合区与mems衬底201的接合区域接触。然后，接合界面受压力和受热从而回流包括在mems衬底201的接合区域中和cmos结构10的对应的接合区中的导电材料。导电材料的回流导致提供mems衬底201和cmos晶圆10之间欧姆接触的熔融接合结构。mems衬底201和cmos结构10之间的接合可以是al/ge共晶接合。这消除了为用于传感衬底和cmos结构10之间的信号提供分离的电路经的需要。请注意，这并不是对本发明的限制。在一些实施例中，共晶接合可以由其他类型的金属材料组成。共晶反应是相位图中的三相点，其中，固体合金混合物直接转化为液相。一旦冷却，形成即牢固又密封的微结构。共晶金属组合物作为密封材料具有若干优势，包括在所期望的图案中精确地沉积和限定金属的能力、表面偏差的容差、粗糙度和微粒以及金属固有的气密性和导电性。用于容器或封装件的气密程度的气密性对于mems封装件是有用的，因为封装件中的器件的机械功能和电功能通常依赖临界的环境控制。封装件内部的大气的变化能够导致器件的性能的变化或者甚至导致器件的完全失败。

在共晶接合203的形成之后，限定cmos-mems结构20的真空区域205。真空区域205的真空度取决于从暴露的除气层103a的除气的量。在一些实施例中，cmos-mems结构20设计为诸如加速计的低真空度mems器件，因此除气层103a的部分暴露于真空区域205。

图15至图21是根据本发明的一些实施例的用于cmos-mems结构30的操作的局部截面。cmos-mems结构30集成有cmos-mems结构20和cmos-mems结构40。关于cmos-mems结构20的形成的讨论可以参照图6至图14。在下面仅讨论cmos-mems结构40的形成。在图15中，除气阻挡件103'毯式沉积在cmos-mems结构40的第一除气层103a上方。在图16中，在光刻操作中通过第一掩模图案化除气阻挡件103'以在cmos-mems结构20中形成图案化的除气阻挡件103b，而在cmos-mems结构40中保持完全的覆盖。在图17中，在cmos-mems结构40的传感结构303中的除气阻挡件103'上方形成第二除气层103a'。在一些实施例中，第一除气层103a和第二除气层103a'由高密度等离子体的氧化物形成。如图18中描述的实施第二除气层103a'的平坦化操作。去除第二除气层103a'的部分直到暴露出除气阻挡件103'的顶面。此外，在围绕cmos结构的传感结构103、303的信号发送区域中形成沟槽107a、107'a。注意，在cmos-mems结构40中，除气阻挡件103b完全地覆盖第一除气层103a。

在图19中，导电层105'沉积在传感结构103、303和信号发送区域107、107'上方。在图20中，使用第二掩模实施第二光刻操作以图案化cmos-mems结构20中的导电层105'，而导电层105'完全地覆盖第一除气层103a。在图21中，mems衬底201和覆盖衬底202预结合并且然后通过例如共晶接合件203接合至cmos衬底10。注意，在图21中，cmos-mems结构40的第一除气层103a不暴露于由mems衬底201、覆盖衬底202和cmos结构10限定的真空区域305，因此cmos-mems结构40中的真空度相对地低于cmos-mems结构20中的真空区域205的真空度。在一些实施例中，cmos-mems结构40包括如在mems衬底201中的传感工件的陀螺仪。

本发明的一些实施例提供一种cmos结构，该cmos结构包括衬底、衬底上方的金属层、金属层上方的传感结构、以及邻近传感结构的信号发送结构。传感结构包括金属层上方的除气层、除气层上方的图案化的除气阻挡件以及图案化的除气阻挡件上方的电极。信号发送结构电连接电极和金属层。

本发明的一些实施例提供了一种cmos-mems结构，该cmos-mems结构包括具有第一传感工件的mems和具有对应于第一传感工件的第一传感结构的cmos。第一传感结构包括第一除气层、第一除气层上方的第一图案化的除气阻挡件、以及第一图案化的除气阻挡件上方的第一电极。

本发明的一些实施例提供了一种用于制造cmos结构的方法。该方法包括(1)提供衬底；(2)在衬底上方形成金属层；(3)在金属层上方形成第一除气层；(4)通过第一掩模图案化cmos结构的传感结构中的第一除气层上方的除气阻挡件；以及(5)在除气阻挡件上方形成电极。

根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；金属层，位于所述衬底上方；传感结构，位于所述金属层上方，所述传感结构包括：除气层，位于所述金属层上方；图案化的除气阻挡件，接近所述除气层的顶面；以及电极，位于所述图案化的除气阻挡件上方；以及信号发送结构，邻近所述传感结构，所述信号发送结构电连接所述电极和所述金属层。

在上述半导体器件中，所述除气阻挡件和所述电极包括相同的图案。

在上述半导体器件中，还包括：沟槽，贯穿位于所述信号发送结构处的所述除气阻挡件和所述除气层；以及导电衬里，位于所述沟槽的侧壁和底部上方，与所述金属层连接。

在上述半导体器件中，所述除气层包括氧化硅。

在上述半导体器件中，所述除气阻挡件包括氮化硅。

在上述半导体器件中，所述传感结构包括等于或大于50μm的宽度。

在上述半导体器件中，所述图案化的除气阻挡件包括在所述传感结构中均匀分布的图案。

根据本发明的另一实施例，还提供了一种半导体器件，包括：mems，具有第一传感工件；cmos，具有对应于所述第一传感工件的第一传感结构，所述第一传感结构包括：第一除气层；第一图案化的除气阻挡件，位于所述第一除气层上方；以及第一电极，位于所述第一图案化的除气阻挡件上方。

在上述半导体器件中，还包括：第二传感工件，位于所述mems中；位于所述cmos中的第二传感结构，对应于所述第二传感工件，所述第二传感结构包括：第二除气层；第二除气阻挡件，完全地覆盖所述第二除气层；以及第二电极，位于所述第二除气阻挡件上方。

在上述半导体器件中，所述第一图案化的除气阻挡件包括均匀分布在所述第一传感工件下方的网格图案。

在上述半导体器件中，所述第一传感结构和所述第一传感工件形成加速计。

在上述半导体器件中，所述第二传感结构和所述第二传感工件形成陀螺仪。

在上述半导体器件中，所述第一除气层包括氧化物。

在上述半导体器件中，所述第一传感工件和所述cmos通过在所述第一传感结构外部的共晶接合来电连接。

在上述半导体器件中，所述第一除气阻挡件包括氮化物或氮氧化物。

根据本发明的又一实施例，还提供了一种用于制造半导体器件的方法，包括：提供衬底；在所述衬底上方形成金属层；在所述金属层上方形成第一除气层；通过第一掩模，图案化位于所述cmos结构的传感结构中的所述第一除气层上方的除气阻挡件；以及在所述除气阻挡件上方形成电极。

在上述方法中，形成所述第一除气层包括通过高密度等离子体沉积氧化物。

在上述方法中，还包括：在图案化所述除气阻挡件之后沉积第二除气层；以及平坦化所述第二除气层直到暴露出所述除气阻挡件的顶面。

在上述方法中，还包括：在远离所述传感结构的所述除气阻挡件和所述除气层中形成沟槽。

在上述方法中，在所述除气阻挡件上方形成所述电极包括：在所述除气阻挡件上方沉积导电材料；以及图案化所述导电材料，其中，所述图案化的除气阻挡件和所述图案化的导电材料具有基本上相同的图案。上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。