MEMS晶圆级封装结构及其工艺的制作方法

本发明涉及封装领域，尤其涉及mems晶圆级封装结构及其工艺。

背景技术：

微机电系统mems涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。已研制出包括微型压力传感器、加速度传感器、微麦克风、微喷墨打印头、数字微镜显示器在内的几百种产品，其中mems传感器占相当大的比例。

mems传感器是采用微电子和微机械加工技术制造出来的新型传感器。与传统的传感器相比，它具有体积小、重量轻、成本低、功耗低、可靠性高、适于批量化生产、易于集成和实现智能化的特点。在消费电子、智能终端和可穿戴产品等领域应用中，要求mems传感器尺寸、成本进一步降低，同时提高集成度和性能，因此以tsv为主的三维封装集成技术在mems领域引起很大关注。采用垂直型通孔相对于斜孔更加适用于小焊盘尺寸，有利于减小芯片的面积。目前有些mems器件中采用掺杂硅作为通孔互连结构，但是其电阻率高，成本高，此外有利用电镀铜填充满孔内结构，由于电镀铜与硅热膨胀系数不同，容易产生很大的应力，对于应力比较敏感的mems器件，如压力传感器、麦克风等并不适用，此外这种结构还需要使用化学机械抛光(cmp)，提高了工艺成本。

因此，需要一种低成本的应力可调节的直孔tsvmems封装结构和相关工艺来至少部分的解决上述问题。

技术实现要素：

针对上述技术问题，根据本发明的一个方面，提供一种mems封装结构，包括：第一基底，在所述第一基底的第一表面上形成有一个或多个mems器件和一个或多个金属焊盘；与所述金属焊盘连接并延伸到所述第一基底的第二表面的通孔，所述第二表面与所述第一表面相对；设置在所述通孔侧壁以及所述第二表面上的多层结构；设置在所述多层结构以及所述金属焊盘上的重布线层；设置在所述重布线层上的焊球；以及在所述第一基底的器件上方形成的盖帽，从而在所述盖帽和所述第一基底之间形成封装腔体，其中所述盖帽上具有一个或多个开孔，使得所述封装腔体与所述外界连通。

根据本发明的一个方面，多层结构包括：绝缘层，所述绝缘层用于使所述重布线层与所述第一基底电隔离；以及应力调整层，所述应力调整层用于调节施加到所述第一基底材料上的应力大小。

根据本发明的一个方面，多层结构还包括：缓冲层，所述缓冲层用于减少应力调整层与阻挡层之间的不匹配引起的各种缺陷；以及阻挡层，所述阻挡层用于阻止重布线层中的金属原子扩散进入第一基底材料之中。

根据本发明的一个方面，绝缘层是氧化硅或氮化硅，所述应力调整层是锗硅合金。

根据本发明的一个方面，盖帽包括：设置在所述第一基底的第一表面上的框架；以及覆盖在所述框架上的第二基底，所述第二基底上具有至少一个ic器件，其中所述一个或多个开孔为贯穿所述第二基底的孔洞，所述框架的第一面具有与第一基底上的金属焊盘连接的结构，所述框架的与所述第一面相对的第二面具有外接焊盘，所述外接焊盘与所述第二基底上的ic器件电连接。

根据本发明的一个方面，该封装结构还包括填充所述通孔并覆盖所述重布线层的绝缘保护层。

根据本发明的另一个方面，提供一种制造mems封装结构的方法，包括：在第一基底的mems器件上方形成盖帽，从而在所述盖帽和所述第一基底之间形成封装腔体，其中所述盖帽上具有一个或多个开孔，使得所述封装腔体与所述外界连通，在所述第一基底的第一表面上具有一个或多个mems器件和一个或多个金属焊盘；在所述盖帽的表面形成保护膜；将所述第一基底减薄到所需要的厚度；从所述第一基底的第二表面朝向第一表面刻蚀金属焊盘通孔，以便暴露所述一个或多个金属焊盘的至少一部分，其中所述第二表面与所述第一表面相对；通过共形沉积在所述通孔和所述第二表面上形成多层结构；选择性去除所述金属焊盘表面上的多层结构；在所述通孔和所述第二表面上形成金属重布线层；在所述通孔和所述第二表面上形成绝缘保护层；在所述绝缘保护层上钻孔，以便暴露所述重布线层的至少一部分作为焊盘；在所述焊盘上形成焊球；以及去除所述保护膜。

根据本发明的另一个方面，在所述通孔和所述第二表面上形成多层结构包括：在所述通孔和所述第二表面上形成绝缘层，所述绝缘层用于使所述重布线层与所述第一基底电隔离；以及在所述绝缘层上形成应力调整层，所述应力调整层用于调节施加到所述第一基底材料上的应力大小。

根据本发明的另一个方面，在所述通孔和所述第二表面上形成多层结构还包括：在所述应力调整层上形成缓冲层，所述缓冲层用于减少应力调整层与阻挡层之间的不匹配引起的各种缺陷；以及在所述缓冲层上形成阻挡层，所述阻挡层用于阻止重布线层中的金属原子扩散进入第一基底材料之中。

根据本发明的另一个方面，所述绝缘层是氧化硅或氮化硅，所述应力调整层是锗硅合金。

根据本发明的晶圆级封装结构可以使多个封装合而为一，从而使总的焊点数量大为减少，显著减少封装体积、重量，缩短元件的连接路线，从而使电性能得以提高，具有良好的抗机械和化学腐蚀的能力以及高的可靠性。晶圆级封装结构可以提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得几乎与soc相等的总线宽度。所使用的相关工艺技术均较成熟，集成失败风险较低，并且与现有组装工艺兼容，无需增加产线硬件投入，大大缩短产品投放市场的周期。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出根据本发明的一个实施例的mems晶圆级封装结构100的剖面示意图。

图2a至图2f示出根据本发明的一个实施例形成mems晶圆级封装结构100的过程的剖面示意图。

图3示出根据本发明的一个实施例的mems晶圆级封装结构300的剖面示意图。

图4a至图4h示出根据本发明的一个实施例形成mems晶圆级封装结构300的过程的剖面示意图。

图5示出根据本发明的一个实施例的mems器件与ic芯片组合的晶圆级封装结构500的剖面示意图。

图6示出框架530的可选示例的俯视图。

图7示出根据本发明的一个实施例的制造mems器件与ic芯片组合的晶圆级封装结构的流程图700。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

根据本发明的一个实施例，提供一种晶圆级的封装结构，该封装结构采用垂直型通孔，在通孔的侧壁上依次形成绝缘层、应力调整结构、缓冲层、阻挡层、导电层、绝缘保护层等多层结构。通过调整各层组成成分、厚度和形成的工艺参数，能够调节最终施加到mems器件基底材料上的应力，最终实现对基底材料基本无应力或对基底材料施加所需的特定应力。

图1示出根据本发明的一个实施例的mems晶圆级封装结构100的剖面示意图。如图1所示，在该实施例中，mems晶圆级封装结构100包括第一基底110。第一基底110可以是晶片，并具有mems器件和/或互补式金属氧化物半导体(cmos)器件111位于其内。在本发明的具体实施例中，器件111可以是对基底110中的应力敏感或需要基底110材料内部具有特定应力的器件，例如，压力传感器、应变硅元件等。

第一基底110具有多个金属焊盘112，其可邻近于第一表面113。重布线层114设置于第一基底110的第二表面115上，且通过通孔电连接至第一基底110的多个金属焊盘112。在第一基底110的第二表面115之上且重布线层114之下、通孔内部以及重布线层114与第一基底110的基底材料之间，设置有多层结构116。该多层结构116可任选地包括绝缘层、应力调整层、缓冲层、阻挡层等多层，其中绝缘层用于使重布线层114与第一基底110电隔离，应力调整层用于调节施加到第一基底110材料上的应力大小，缓冲层用于减少应力调整层与阻挡层之间的不匹配引起的各种缺陷(例如，位错)，阻挡层用于阻止重布线层114中的金属原子扩散进入第一基底110材料之中。

在多层膜的沉积过程中，各层膜界面之间的应力对最终施加到第一基底110材料上的应力起到补偿的作用。另外，还要考虑mems器件在实际工作过程中，由于工作温度变化，各层膜的热膨胀系数不同，而施加在mems器件基底材料上的热应力。因此，可通过调整各层组成成分、厚度和形成的工艺参数，调节最终施加到基底材料上的应力，最终实现对基底材料基本无应力或对基底材料施加所需的特定应力。下文中，将结合具体工艺，介绍各层的具体组成及厚度示例。

返回图1，在重布线层114上具有焊球117，用于使重布线层114电连接到外部电路，并且在焊球117以外的重布线层114和多层结构116的区域设置绝缘保护层118，本领域的技术人员可根据实际的需要，选择高弹性低应力的材料作为绝缘保护层118。

mems晶圆级封装结构100还包括覆盖在第一基底110的器件111之上的盖帽120。在本发明的实施例中，盖帽材料可以是玻璃或者晶圆，并且可以采用聚合物、共晶键合、玻璃浆料键合等方式连接到第一基底110。在本发明的具体实施例中，可先在盖帽材料上形成空腔，以便在器件111上方形成腔体，从而为器件111的可动部位留有足够空间。

图2a至图2f示出根据本发明的一个实施例形成mems晶圆级封装结构100的过程的剖面示意图。

如图2a所示，首先，在第一基底110的器件111上方形成盖帽120。在本发明的实施例中，第一基底110具有第一表面113及与其相对的第二表面115，且具有至少一个mems器件111设置于其中。在一个实施例中，第一基底110为硅晶圆，以利于进行晶圆级封装工艺。第一基底110具有多个金属焊盘112，其可邻近于第一表面113。在本发明的具体实施例中，金属焊盘112可为单层导电层或具有多层的导电层结构，且通过内部导电线路与mems器件111电连接。在本发明的实施例中，盖帽材料可以是玻璃或者晶圆，并且可以采用聚合物、共晶键合、玻璃浆料键合等方式连接到第一基底110。在本发明的具体实施例中，可先在盖帽材料上形成空腔，以便在器件111上方形成腔体，从而为器件111的可动部位留有足够空间。在本发明的另一个具体实施例中，可通过在第一基底110和盖帽120之间设置框架来形成腔体。下文中，结合图6至图7具体描述框架的结构和具体制造工艺。

如图2b所示，将第一基底110沿115面减薄到所需要的厚度。本领域的技术人员可根据实际情况，选择适当的减薄工艺完成该步骤。

如图2c所示，深刻蚀金属焊盘通孔。在本发明的实施例中，可以通过光刻工艺并采用干法或者湿法刻蚀工艺，在第一基底110内形成多个垂直通孔，该通孔从第一基底110的第二表面115朝第一表面113延伸，且分别暴露出每一金属焊盘112的至少一部分。

如图2d所示，在第一基底110的第二表面115以及垂直通孔的底部和侧壁上形成多层结构116。在本发明的一个实施例中，形成多层结构116包括首先形成绝缘层，可通过pecvd沉积氧化硅或氮化硅作为绝缘层。由于氧化硅或氮化硅将向第一基底110引入张应力，因此为了控制器件区域中的应力，接下来在绝缘层上形成应力调整层。在该实施例中，应力调整层为锗硅层，锗硅层可向器件区域施加压应力，用于形成锗硅层的工艺气体可以包含sih4、geh4、hcl、bh6以及h2，其中h2的气体流速可以是0.3slm至60slm，其它气体的流速可以是2sccm至900sccm，反应温度在450-850℃，压力在5-50托，然而本发明不限于所列出的这些工艺气体和工艺参数。可改变这些工艺参数，调整锗硅合金中的ge含量，从而改变所施加的应力大小。可根据需要，确定应力调整层的厚度。在一个实施例中，应力调整层的厚度可低至3埃。在一个优选实施例中，应力调整层的厚度在3-10埃的范围内。在其它实施例中，应力调整层厚度可以大于10埃。

接下来，可选地在应力调整层上形成缓冲层和/或阻挡层，缓冲层用于减少应力调整层与阻挡层之间的不匹配引起的各种缺陷(例如，位错)，阻挡层用于阻止后面形成的导电层中的金属原子扩散进入第一基底110材料之中。

如图2e所示，通过刻蚀工艺去除金属焊盘112上方的多层结构116，以暴露出金属焊盘112的至少一部分。本领域的技术人员，可根据多层结构116的材料选择适当的光刻和蚀刻工艺来完成该步骤。

如图2f所示，在第一基底110的第二表面115以及垂直通孔的底部和侧壁上形成重布线层114。在本发明的实施例中，首选可通过沉积技术形成金属导电层，然后在通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。在本发明的示例中，可首先通过pvd、ald、化学镀等工艺形成粘附层和/或种子层，再通过电镀工艺，电镀铜或铝等金属层至厚度2-100微米，再通过化学镀工艺在金属层的表面形成ni/au或ni/pd/au等钝化层，钝化层的典型厚度为2微米/0.1微米，然后在通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。

接下来，在第一基底110的第二表面115以及垂直通孔中形成绝缘层保护，最终结构如图1所示。绝缘层可选自氧化硅、氮化硅、聚酰亚胺、绿油、bcb、pbo等绝缘材料中的一种或多种。然后，在金属焊盘位置钻孔或其他开孔工艺，以使金属焊盘外漏，并在金属焊盘上形成焊球。

通过在垂直通孔中依次形成多层结构116以及重布线层114，解决了现有技术中，掺杂工艺的tsv通孔填充电阻高，而全部充满的tsv通孔填充应力高的问题。由于根据本发明的垂直通孔结构对器件区域施加的应力可控，因此，可将垂直通孔紧邻器件区域，从而可进一步缩小芯片面积，减小封装尺寸。另外，多层结构116以及重布线层114厚度与垂直通孔直径相比很薄，多层结构116以及重布线层114厚度之和低于垂直通孔直径的1/3，这样可大大减少由于工作温度变化，各层膜的热膨胀系数不同，而施加在mems器件基底材料上的热应力的值。

图3示出根据本发明的一个实施例的mems晶圆级封装结构300的剖面示意图。与图1所示的封装结构相比，mems晶圆级封装结构300的盖帽320具有至少一个开孔321，用于封装腔体内部结构与外界连通。本领域的技术人员可以构想到，开孔321的布局和数量不限于图3所示的示例，还可在盖帽320上形成若干按特定规律排列的多个开孔。

图4a至图4h示出根据本发明的一个实施例形成mems晶圆级封装结构300的过程的剖面示意图。与图2a至2f所示的制造过程相比，图4a至图4h所示出的制造过程还包括：如图4b所示，在将带有开孔的盖帽320键合到mems器件衬底310之后，在带有开孔的盖帽320表面贴保护膜322，保护膜322能够承受后续工艺条件；以及在形成如图4h所示的焊球后，去除保护膜322。图4a至图4h所示出的制造过程中的其它步骤与图2a至2f所示的制造过程类似，为了简化说明，此处不再详细描述。

图5示出根据本发明的一个实施例的mems器件与ic芯片组合的晶圆级封装结构500的剖面示意图。如图5所示，在该实施例中，mems器件与ic芯片组合的晶圆级封装结构500包括第一基底510。第一基底510可以是晶片，并具有mems器件511位于其内。第一基底510具有多个金属焊盘512，其可邻近于第一表面513且通过内部导电线路分别与mems器件511和/或ic芯片电连接。第一基底510及其内部结构与图1所示的第一基底110及其内部结构类似，因此为了简化说明，此处不再详细描述。

在第一基底510的第一表面513上设置有框架530。可在框架530内部和/或表面设置导电线路，其底面531具有与第一基底510上的金属焊盘512电、信号连接的结构，其顶面532上具有外接焊盘533用于与ic芯片520电连接，从而实现在第一基底510与ic芯片的电、信号互连。在本发明的实施例中，框架530可以是一片中间部分镂空的开槽基底。图6示出框架530的可选示例的俯视图。如图6所示，框架530可以是部分镂空的类网格状转接板，其顶面上具有外接焊盘533。

返回图5，在框架530上设置有第二基底520，第二基底520与框架结合作为mems器件的盖帽。在本发明的实施例中，第二基底520可以是ic芯片并且具有至少一个mos器件521，mos器件521通过电路层和焊盘电连接到框架530上的外接焊盘533，以便实现ic电路与mems器件和/或外部电路的电连接。

在本发明的可选实施例中，第二基底520可具有至少一个开孔523，用于封装腔体内部结构与外界连通。

通过将ic器件521与mems基底510垂直集成，封装结构500可以缩短互连距离，这样可以缩短信号延迟时间、降低噪音并减少寄生电容、寄生电阻效应，使信号传输速度更快，功率消耗更低。

图7示出根据本发明的一个实施例的制造mems器件与ic芯片组合的晶圆级封装结构的流程图700。

在步骤710，在包含mems器件的第一基底110、310或510的表面上安装框架。框架可通过焊球或其他电连接结构实现与第一基底的电、信号互连。在框架与焊球或其他电连接结构相对的表面上设置有外接焊盘。

在步骤720，将第二基底520对准并附连到框架上。第二基底520与框架结合作为mems器件的盖帽。在本发明的实施例中，第二基底520可以是ic芯片并且具有至少一个mos器件521，mos器件521通过电路层和焊盘522电连接到框架530上的外接焊盘533，以便实现ic电路与mems器件和/或外部电路的电连接。在本发明的可选实施例中，第二基底520可具有至少一个开孔523，用于封装腔体内部结构与外界连通。

可选地，在步骤730，在第二基底520的表面上附连保护膜。

在步骤740，将第一基底110、310或510减薄到所需要的厚度。本领域的技术人员可根据实际情况，选择适当的减薄工艺完成该步骤。

在步骤750，深刻蚀金属焊盘通孔。在本发明的实施例中，可以通过光刻工艺并采用干法或者湿法刻蚀工艺，在第一基底内形成多个垂直通孔，该通孔从第一基底的第二表面朝第一表面延伸，且分别暴露出每一金属焊盘的至少一部分。

在步骤760，在第一基底110、310或510的第二表面以及垂直通孔的底部和侧壁上形成多层结构。在本发明的一个实施例中，形成多层结构包括首先形成绝缘层，可通过pecvd沉积氧化硅或氮化硅作为绝缘层。由于氧化硅或氮化硅将向第一基底引入张应力，因此为了控制器件区域中的应力，接下来在绝缘层上形成应力调整层。在该实施例中，应力调整层为锗硅层，锗硅层可向器件区域施加压应力，用于形成锗硅层的工艺气体可以包含sih4、geh4、hcl、bh6以及h2，其中h2的气体流速可以是0.3slm至60slm，其它气体的流速可以是2sccm至900sccm，反应温度在450-850℃，压力在5-50托，然而本发明不限于所列出的这些工艺气体和工艺参数。可改变这些工艺参数，调整锗硅合金中的ge含量，从而改变所施加的应力大小。可根据需要，确定应力调整层的厚度。在一个实施例中，应力调整层的厚度可低至3埃。在一个优选实施例中，应力调整层的厚度在3-10埃的范围内。在其它实施例中，应力调整层厚度可以大于10埃。接下来，可选地在应力调整层上形成缓冲层和/或阻挡层，缓冲层用于减少应力调整层与阻挡层之间的不匹配引起的各种缺陷(例如，位错)，阻挡层用于阻止后面形成的导电层中的金属原子扩散进入第一基底材料之中。

在步骤770，去除金属焊盘上方的多层结构，以暴露出金属焊盘的至少一部分。本领域的技术人员，可根据多层结构的材料选择适当的光刻和蚀刻工艺来完成该步骤。

在步骤780，在第一基底的第二表面以及垂直通孔的底部和侧壁上形成重布线层。在本发明的实施例中，首选可通过共形沉积技术形成金属导电层，然后在通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。在本发明的示例中，可首先通过pvd、ald、化学镀等工艺形成粘附层和/或种子层，再通过电镀工艺，电镀铜或铝等金属层至厚度2-100微米，再通过化学镀工艺在金属层的表面形成ni/au或ni/pd/au等钝化层，钝化层的典型厚度为2微米/0.1微米，然后在通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。

在步骤790，在第一基底的第二表面以及垂直通孔中形成绝缘层保护。绝缘层可选自氧化硅、氮化硅、聚酰亚胺、绿油、bcb、pbo等绝缘材料中的一种或多种。然后，在金属焊盘位置钻孔，并在金属焊盘上形成焊球。

最后，可选地，该方法还可包括去除保护膜。

图5至图7公开的mems器件与ic芯片组合的晶圆级封装结构可将由不同工艺、材料制作的芯片封装形成一个系统，例如，可将基于si、gaas、inp的芯片进行一体化封装，具有很好的兼容性。晶圆级封装结构可以使多个封装合而为一，从而使总的焊点数量大为减少，显著减少封装体积、重量，缩短元件的连接路线，从而使电性能得以提高，具有良好的抗机械和化学腐蚀的能力以及高的可靠性。晶圆级封装结构可以提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得几乎与soc相等的总线宽度。所使用的相关工艺技术均较成熟，集成失败风险较低，并且与现有组装工艺兼容，无需增加产线硬件投入，大大缩短产品投放市场的周期。

尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。