用于SIP三维集成的封装载体的制作方法

本发明涉及一种封装载体，特别是涉及一种芯片的封装载体。

背景技术：

sip(systeminapackage)封装是将多个不同的器件，比如微机电系统(mems，micro-electro-mechanicalsystem)、光学(optics)等元件集成到一个封装体中，形成一个系统或者子系统。在高密度集成、高功率密度、高可靠性等方向驱动下，封装形式从2d进入了3d时代。目前，三维集成技术大多以硅晶圆为基础，其中含tsv(throughsiliconvia)的三维堆叠技术是典型的代表。不管是以硅、陶瓷还是塑料作为封装载体的三维集成技术大多集中在多个芯片的堆叠及其相互连接上，如图1所示封装示意图是其典型代表，封装基板1可以是硅、陶瓷和塑料制成，硅通孔转接板2堆叠有多个芯片，上下两个芯片通过硅通孔(tsv)4形成互连关系。

技术实现要素：

本发明的首要目的是提供一种用于sip三维集成的封装载体，以解决上述现有技术存在的问题，其可以形成保证系统功能所需的空间腔体，让系统的芯片单元实现3d集成。

为实现上述目的，本发明提供了如下方案：本发明一种用于sip三维集成的封装载体，包括管壳、基板、金属盖板，所述基板设置于所述管壳上，并且在所述基板和所述管壳之间形成用于容纳芯片的空腔，所述管壳、基板均采用非导电材料，并且所述管壳和基板之间的电信号相互连通，所述金属盖板放置于所述管壳上并且所述金属盖板位于所述基板外侧，所述金属盖板和所述管壳之间相互密封。

本发明用于sip三维集成的封装载体，其中，所述管壳及基板均由塑料制成，所述管壳包括底板及侧壁，所述底板上表面设置金属制成的底板引线框，所述侧壁内设置金属插针，所述金属插针底部和所述底板引线框连通，所述基板下表面设置金属制成的基板引线框，所述金属插针上端和所述基板引线框导通。

本发明用于sip三维集成的封装载体，其中，所述基板的下表面上开有连接槽，所述金属插针顶部置于所述连接槽内，并且所述金属插针和所述连接槽外围的基板引线框通过焊锡膏相互焊接。

本发明用于sip三维集成的封装载体，其中，所述管壳成型时，先将所述金属插针和所述底板引线框相互连接，然后注塑，注塑成型后所述底板引线框、金属插针和聚合物塑料形成所述管壳。

本发明用于sip三维集成的封装载体，其中，所述管壳成型时，在注塑过程中预留有用于装配所述金属插针的槽，待所述管壳注塑成型后，再装配所述金属插针。

本发明用于sip三维集成的封装载体，其中，所述基板引线框、底板引线框均由铜合金制成。

本发明用于sip三维集成的封装载体，其中，所述管壳及基板均采用陶瓷材质，所述管壳包括底板及侧壁，所述底板上表面设置底板金属图形，所述侧壁顶部设置侧壁金属片，所述基板下表面设置基板金属片，所述侧壁金属片和所述基板金属片相互焊接。

本发明用于sip三维集成的封装载体，其中，所述底板金属图形、侧壁金属片、基板金属片均由金制成，并且分别电镀在所述底板、侧壁及基板上。

本发明用于sip三维集成的封装载体，其中，所述管壳和所述金属盖板通过平行封焊或钎焊相互焊接。

本发明用于sip三维集成的封装载体，其中，管壳的底板上留有电信号接口。

本发明相对于现有技术取得了以下技术效果：由于本发明用于sip三维集成的封装载体包括基板及管壳，基板设置于管壳上，并且在基板和管壳之间形成空腔，实现了带空腔的3d封装，并且基板和管壳可分别组装、分开测试，分开测试标定好后再组合成一个系统整体，提高了系统的成品率，降低成本。

另外，由于管壳及基板均由塑料制成，加工、成型较快，成本低、周期短，可以快速实现对系统的封装验证，适用于开发阶段的快速验证，所述侧壁内设置金属插针，成型比较灵活，可以是先和引线框互连再管壳成型，也可以是先管壳成型，预留插针槽，最后组装上插针。

还有，管壳及基板均采用陶瓷材料时，可以实现高可靠性的气密封装，适用于正式产品的封装。管壳的底板上留有电信号接口，易于和其它系统装配集成。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有的sip封装结构图；

图2为本发明用于sip三维集成的封装载体实施例一中基板的结构示意图；

图3为本发明用于sip三维集成的封装载体实施例一中管壳的结构示意图；

图4为采用本发明用于sip三维集成的封装载体实施例一的结构封装芯片时的示意图；

图5为采用本发明用于sip三维集成的封装载体实施例二的结构封装芯片时的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

如图4所示，本发明用于sip三维集成的封装载体，包括管壳11、基板21、金属盖板50，管壳11采用塑料材质，如图3所示，管壳11包括底板及侧壁，侧壁具有一定高度，底板上表面设置金属制成的底板引线框10，侧壁内设置金属插针12，金属插针12底部和底板引线框10连通，基板21由塑料制成，如图2所示，基板21下表面设置基板引线框20，金属插针12上端和基板引线框20导通，金属插针12的数量和分布位置可根据实际的芯片布局及实际信号线数量灵活调整，底板引线框10的形状及基板引线框20的形状均可按需要设置，底板引线框10、基板引线框20均由铜合金制成，基板21设置于管壳11上，并且在基板21和管壳11之间形成用于容纳芯片的空腔，金属盖板50放置于管壳11上并且金属盖板50位于基板21外侧，金属盖板50和管壳11之间相互密封，管壳11的底板上留有电信号io接口。

如图2、3、4所示，为便于管壳11和基板21装配定位及电学互连，基板21的下表面上开有连接槽22，金属插针12顶部伸出管壳11的侧壁顶部置于连接槽22内，并且金属插针12和连接槽22外围的基板引线框20通过焊锡膏相互焊接。

管壳11成型时，先将金属插针12和底板引线框10相互连接，然后注塑，注塑成型后底板引线框10、金属插针12和聚合物塑料形成所述管壳11。或者，在注塑过程中预留有用于装配金属插针12的槽，待管壳11注塑成型后，再装配金属插针12。

如图4所示，光学检测芯片42贴装在基板引线框20上，光学检测芯片42和基板引线框20的互连通过键合引线来实现，在管壳11内部，驱动mems芯片41通过粘接胶30固定在管壳11底部，传感器芯片43叠装在驱动mems芯片41上，由中间的粘接胶连接固定，传感器芯片43和驱动mems芯片41之间、驱动mems芯片41和管壳11之间分别通过键合引线来实现电信号连接。基板21和管壳11装配好后，加盖金属盖板50，最终形成一个密闭的完整封装体。

实施例二

如图5所示，本发明用于sip三维集成的封装载体包括管壳11”、基板21”、金属盖板50”，管壳11”及基板21”均采用陶瓷材质，管壳11”包括底板及侧壁，侧壁具有一定高度，底板上表面设置有由金属薄板制成的底板金属图形102，侧壁顶部设置侧壁金属片103，基板21”下表面设置基板金属片202，基板21”设置于管壳11”上，并且在基板21”和管壳11”之间形成用于容纳芯片的空腔，侧壁金属片103和基板金属片202相互焊接，焊接时精确对位，使管壳11”和基板21”之间的电信号相互连通，金属盖板50”放置于管壳11”上并且金属盖板50”位于基板21”外侧，金属盖板50”和管壳11”之间相互密封，管壳11”底板上留有io电信号接口。

底板金属图形102、侧壁金属片103、基板金属片202均由金制成，并且分别电镀在底板、侧壁及基板上，管壳11”和金属盖板50”通过平行封焊或钎焊相互焊接，让整个系统形成一个气密性的封装。

光学检测芯片403贴装在基板21”上，光学检测芯片403和基板21”的信号互连通过引线键合实现，mems驱动芯片401通过倒装焊(flipchip)的方式焊接在管壳11”底部，传感器芯片402同样通过倒装焊(flipchip)的形式与mems驱动芯片401装配形成互连关系。

本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。