本发明属于激光惯导仪表技术领域，具体地涉及一种激光陀螺惯导仪表信号采集电路。
背景技术：
传统的激光陀螺仪输出信号利用FPGA进行鉴相和可逆计数，然后将计数值发送到DSP进行FIR滤波，最后由导航计算机将陀螺仪数据、加速度计数据和GPS数据融合进行组合导航。但在高速运动的惯导系统中，由于FPGA与DSP信号传输之间存在时间延时，对姿态解算的同步性造成影响，以至于影响导航精度，利用DSP进行FIR滤波虽然具有良好的滤波效果，却增大了数据采集电路板的体积与滤波时间；还有一种方法是采用FPGA的IP硬核滤波，这种方法需要将Matlab生产的滤波系数进行量化扩大，这样无形中增加了FIR滤波器占用FPGA的资源，并且IP硬核的内部结构决定其精度无法满足激光陀螺滤波要求。
技术实现要素：
本发明就是针对上述问题，弥补现有技术的不足，提供一种激光陀螺惯导仪表信号采集电路；本发明结构简单，且精度高、体积小。
为实现本发明的上述目的，本发明采用如下技术方案。
本发明一种激光陀螺惯导仪表信号采集电路，包括激光陀螺、光电耦合器件、加速度计、I/F转换电路、FPGA、导航计算机；其结构要点是：所述FPGA采用软核EDK嵌入式技术，所述激光陀螺的信号输出端连接光电耦合器件的输入端，所述加速度计的信号输出端连接I/F转换电路的信号输入端；所述光电耦合器件和I/F转换电路的信号输出端分别连接FPGA内部的16位可逆计数器的输入端和可逆计数器的输入端，所述FPGA的信号输出端连接导航计算机。
作为本发明的一种优选方案，所述I/F转换电路内部包括选通开关、积分电路、电压比较器、门限选通电路、恒流源电路；所述选通开关与积分电路相连，积分电路与电压比较器相连，电压比较器与门限选通电路相连；所述加速度计的信号输出端连接I/F转换电路内部的选通开关的输入端，所述恒流源电路的输出端连接门限选通电路的输入端，所述I/F转换电路内部的门限选通电路的输出端连接FPGA内部的可逆计数器的输入端。
作为本发明的另一种优选方案，所述EDK内核包括FIR低通滤波器。
作为本发明的另一种优选方案，所述加速度计采用石英挠性加速度计。
本发明的有益效果是。
1、本发明一种激光陀螺惯导仪表信号采集电路，采用FPGA的软核EDK嵌入式技术对激光陀螺信号进行FIR滤波，再对激光陀螺进行温度补偿、正交标定和零偏标定以达到高精度测量。
2、本发明采用FPGA软核对激光陀螺输出信号进行FIR滤波具有精度高、体积小的优点，所述 I/F转换电路在提高石英挠性加速度计精度方面具有较大的优势，加速度计的高精度对后期的导航解算优化具有非常重要的促进作用；本发明采集电路对于激光惯导的设计具有重要的参考意义，可应用于激光惯导设计领域。
附图说明
下面结合附图和具体实施方式对本发明做进一步说明。本发明保护范围不仅局限于以下内容的表述。
图1是本发明一种激光陀螺惯导仪表信号采集电路的结构框图。
具体实施方式
参见图1所示，本发明一种激光陀螺惯导仪表信号采集电路包括激光陀螺、光电耦合器件、加速度计、I/F转换电路、FPGA、导航计算机；其结构要点是：所述FPGA采用软核EDK嵌入式技术，所述激光陀螺的信号输出端连接光电耦合器件的输入端，所述加速度计的信号输出端连接I/F转换电路的信号输入端；所述光电耦合器件和I/F转换电路的信号输出端分别连接FPGA内部的16位可逆计数器的输入端和可逆计数器的输入端，所述FPGA的信号输出端连接导航计算机。
所述I/F转换电路内部包括选通开关、积分电路、电压比较器、门限选通电路、恒流源电路；所述选通开关与积分电路相连，积分电路与电压比较器相连，电压比较器与门限选通电路相连；所述加速度计的信号输出端连接I/F转换电路内部的选通开关的输入端，所述恒流源电路的输出端连接门限选通电路的输入端，所述I/F转换电路内部的门限选通电路的输出端连接FPGA内部的可逆计数器的输入端。
所述EDK内核包括FIR低通滤波器；所述加速度计采用石英挠性加速度计。
结合附图和技术方案阐述本发明的整个工作过程：所述激光陀螺产生的两列正弦(余弦)脉冲信号经过光电耦合隔离后进入FPGA，通过对其进行鉴相和倍频、可逆计数，然后输入到FPGA嵌入式内核EDK进行FIR滤波，解算出角速度值之后进行温度补偿、零偏和正交修正、刻度因子标定，最后输出到导航计算机进行姿态解算；所述石英挠性加速度计通过I/F转换方法将加速度计输出的电流信号转换为脉冲频率信号，然后对脉冲信号进行高精度的频率可逆计数，得到对应的加速度测量信号值。
本发明所述恒流源电路能够向负载提供恒定电流源，稳定的恒流源能给I/F电路提供比较精准的电流源来作为参考的标准。本发明采用MAX6250作为+5 V参考电压源，选用运算放大器0PA277U和少量的外围分立元器件则可以产生基准的电流源+5V-I。
本发明所述激光陀螺输出的信号包含转动角速度信号、抖动偏频和随机干扰噪声信号，可以通过所述FIR低通滤波器滤除抖动偏频和随机噪声信号；所述FIR滤波器为64阶，采样率为10 kHz，截止频率为100 Hz，通带内纹波抖动为1dB，阻带下降60 dB，滤波器系数由Matlab的FDATool工具产生。
本发明所述FPGA内部程序主要由鉴相倍频模块、可逆计数器模块和EDK软核组成，其中，EDK内核模块包括FIR滤波器模块、激光陀螺角速度解算模块、加速度值解算模块、零偏修正模块、正交标定模块、温度补偿模块和平滑滤波模块。在时钟CLK上升沿的作用下，FPGA采集激光陀螺信号进行鉴相、可逆计数、将含有高频信号的计数值输入到EDK内核中调用FIR滤波器滤除高频信号，再通过频率值解算出相应的角速度、经过误差补偿等与加速度计输出信号打包发送到导航计算机进行姿态角解算。采集的加速度计信号也需要进行可逆计数转换为频率才可以得到相应的加速度值。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。