温度检测结构的制作方法

本发明涉及测试技术，特别涉及一种温度检测结构。

背景技术：

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维(3D)堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS、图像传感器等)通过硅通孔互连结构集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

利用硅通孔形成的三维封装结构由于其集成有不同功能的多个芯片，三维封装结构在运行时的性能受到温度的影响较大，而如何对三维封装结构进行热管理仍面临较大的技术瓶颈。

技术实现要素：

本发明解决的问题是怎样解决三维封装结构的温度监测。

为解决上述问题，本发明提供一种温度检测结构，包括：

半导体衬底，所述半导体衬底内形成有TSV互连结构；

电源电路，用于向TSV互连结构施加测试电流；

电容测试电路，用于在电源电路向TSV互连结构施加测试电流时测量TSV互连结构与半导体衬底之间的耗尽电容的电容值；

计算模块，基于获得的耗尽电容的电容值计算获得的半导体衬底的温度。

可选的，所述TSV互连结构包括位于半导体衬底中的通孔、位于通孔侧壁的隔离介质层以及位于隔离介质层之间填充通孔的导电层。

可选的，所述导电层的材料为掺杂多晶硅或金属。

可选的，所述介质层的材料为二氧化硅。

可选的，所述电容测试电路包括微分电路。

可选的，所述电容测试电路包括：运算放大器、参考电容、电阻，所述运算放大器的负相输入端与参考电容的一端电连接，参考电容的另一端与TSV互连结构电连接，所述运算放大器的正相输入端与接地端电连接，电阻的一端与运算放大器的负相输入端电连接，电阻的另一端与运算放大器输出端电连接，并且运算放大器的输出端与计算模块电连接。

可选的，所述计算模块包括第一计算单元和第二计算单元，所述第一计算单元基于公式Ctsv＝R*Cref*I/Vout获得耗尽电容的电容值，其中Ctsv表示耗尽电容的电容值，R表示电阻的阻值，Cref表示参考电容的电容值，I表示测试电流的电流值，Vout表示运算放大器输出端的电压值；所述第二计算单元基于获得的耗尽电容的电容值计算获得的半导体衬底的温度。

可选的，所述半导体衬底的温度与耗尽电容的电容值呈对数关系。

可选的，所述第二计算单元基于公式T＝{LN[(C-a)/b]}/c进行半导体衬底的温度的计算，其中T表示半导体衬底的温度，C表示测量的耗尽电容的电容值，a，b，c为常数。

可选的，所述温度检测结构还包括选择电路，所述选择电路用于控制电源电路与TSV互连结构之间的连通或断开，以及控制电容测试电路与TSV互连结构之间的连通或断开。

可选的，所述电源电路与TSV互连结构连通时，所述电源电路向TSV互连结构施加测试电流；所述电容测试电路与TSV互连结构之间的连通时，进行电容的测量。

可选的，所述选择电路控制所述控制电源电路与TSV互连结构之间以及 电容测试电路与TSV互连结构同时连通和断开。

可选的，所述选择电路包括选择器、第一开关和第二开关，所述第一开关串联在电源电路与TSV互连结构之间，所述第二开关串联在电容测试电路与TSV互连结构之间，所述选择器的输出端分别与第一开关和第二开关的控制端连接。

可选的，所述选择器为与非门，所述第一开关为第一PMOS晶体管，所述第二开关为第二PMOS晶体管，所述与非门的输出端分别与第一PMOS晶体管和第二PMOS晶体管的栅极电连接。

可选的，所述半导体衬底中TSV互连结构的数量≥2个，通过选择电路控制电源电路与不同位置的TSV互连结构之间的连通或断开，以及控制电容测试电路与不同位置的TSV互连结构之间的连通或断开

可选的，所述温度检测结构集成在三维TSV封装结构中。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的温度检测结构，包括：半导体衬底，所述半导体衬底内形成有TSV互连结构；电源电路，用于向TSV互连结构施加测试电流；电容测试电路，用于在电源电路向TSV互连结构施加测试电流时测量TSV互连结构与半导体衬底之间的耗尽电容的电容值；计算模块，基于测量的耗尽电容的电容值计算获得的半导体衬底的温度。本发明实施例利用半导体衬底的温度与TSV互连结构与半导体衬底之间的耗尽电容的呈对数的关系实现对半导体衬底温度的实时测量，利于对芯片或者封装结构的热监控和热管理，并且方法简单。

进一步，所述温度检测结构还包括选择电路，所述选择电路用于控制电源电路与TSV互连结构之间的连通或断开，以及控制电容测试电路与TSV互连结构之间的连通或断开，从而可以选择进行温度测量的时机。

进一步，所述半导体衬底中TSV互连结构的数量≥2个，通过选择电路控制电源电路与不同位置的TSV互连结构之间的连通或断开，以及控制电容测试电路与不同位置的TSV互连结构之间的连通或断开，可以对半导体衬底的不同位置的温度进行测量，并且无需改变温度检测结构的其他结构。

附图说明

图1为本发明一实施例温度检测结构的结构示意图；

图2为本发明实施例电容测试电路的结构示意图。

图3为本发明另一实施例温度检测结构的结构示意图。

具体实施方式

本发明实施例中提供了一种温度检测结构，利用TSV互连结构对半导体衬底或者封装结构的温度进行实时测量，利于对芯片或者封装结构的热监控和热管理。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图1，本发明实施例提供了一种温度检测结构，包括：

半导体衬底101，所述半导体衬底101内形成有TSV互连结构10；

电源电路111，用于向TSV互连结构10施加测试电流；

电容测试电路112，用于在电源电路111向TSV互连结构10施加测试电流时测量TSV互连结构10与半导体衬底101之间耗尽电容的电容值；

计算模块113，基于获得的耗尽电容的电容值计算获得的半导体衬底的温度。

所述TSV互连结构10包括位于半导体衬底101中的通孔、位于通孔侧壁的介质层105以及位于隔离介质层105之间填充通孔的导电层104。

所述导电层104的材料可以为掺杂的多晶硅或金属，所述金属可以为W、Cu或其他合适的导电金属材料。所述隔离介质层105的材料为二氧化硅或其他合适的隔离材料。

所述半导体衬底101的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、 碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。

所述半导体衬底101上还形成有半导体器件，所述半导体器件可以为晶体管、传感器、电感或电容等。

本实施例中TSV互连结构10是用于温度测试，所述半导体衬底101中还形成有用于互连的TSV互连结构，所述用于互连的TSV互连结构一端与半导体器件电连接，另一端与其他半导体衬底上的电路电连接，以形成三维的封装结构。

所述半导体衬底101表面上还形成有介质层。所述介质层可以为单层或多层(≥2层)，所述介质层中形成有将半导体器件互连的金属互连结构，所述金属互连结构包括金属互连线和与金属互连线连接的金属插塞。

本实施例中，所述TSV互连结构10两侧的半导体衬底内形成有掺杂区107，所述掺杂区107的掺杂类型与阱区的掺杂类型相同，本实施中所述半导体衬底内形成有P型阱区，所述掺杂区107的掺杂类型为P型，所述掺杂区107的作用是将半导体衬底101接地。

所述半导体衬底101上具有第一介质层102和位于第一介质层102上的第二介质层103，所述第一介质层102中具有与掺杂区107连接的金属插塞106，所述第二介质层103中形成有金属层，部分金属层与金属插塞连接，部分金属层与TSV互连结构中的导电层104连接。

电源电路111，用于向TSV互连结构10施加测试电流I，电源电路111的一端与TSV互连结构10电连接。

所述电容测试电路112在电源电路111向TSV互连结构10施加测试电流时测量TSV互连结构10与半导体衬底101之间耗尽电容的电容值。电容测试电路112的一端与TSV互连结构10电连接。

研究发现，电源电路111向TSV互连结构10施加测试电流I时，TSV互连结构10端的电压(Vtsv)与时间t呈线性函数,线性函数的斜率为I/Ctsv，Ctsv为TSV互连结构11与半导体衬底101之间的耗尽电容值，也就是说，在进行测试时满足式(1)：d(Vtsv)/dt＝I/Ctsv。

在一实施例中，所述电容测试电路112包括微分电路，所述电容测试电路112包括：运算放大器A、参考电容Cr、电阻R，所述运算放大器A的负相输入端与参考电容Cr的一端电连接，参考电容Cr的另一端与TSV互连结构电连接，所述运算放大器A的正相输入端与接地端GND电连接，电阻R的一端与运算放大器A的负相输入端电连接，电阻R的另一端与运算放大器A输出端电连接，并且运算放大器A的输出端还与计算模块电连接。

根据上述微分电路，可以得到公式(2)：Vout＝R*Cref*d(Vtsv)/dt，其中Ctsv表示耗尽电容的电容值，R表示电阻的阻值，Cref表示参考电容的电容值，I表示测试电流的电流值，Vout表示运算放大器输出端的电压值。

将公式(1)代入公式(2)，得到公式(3)：Vout＝R*Cref*I/Ctsv。对公式(3)进行变化可以得到：Ctsv＝R*Cref*I/Vout。

所述计算模块113包括第一计算单元和第二计算单元，所述第一计算单元基于公式Ctsv＝R*Cref*I/Vout获得耗尽电容的电容值，其中Ctsv表示耗尽电容的电容值，R表示电阻的阻值，Cref表示参考电容的电容值，I表示测试电流的电流值，Vout表示运算放大器输出端的电压值。

需要说明的是，在其他实施例中，可以采用其他合适的电容测试电路进行耗尽电容的测量。

进一步研究发现，半导体衬底101的温度与TSV互连结构11与半导体衬底101之间的耗尽电容呈对数关系变化，即半导体衬底温度升高时，半导体衬底101的温度与TSV互连结构11与半导体衬底101之间的耗尽电容会增大，本发明实施例中利用该对数关系来测量半导体衬底的温度值。在具体的实施例中，所述半导体衬底101的温度与TSV互连结构11与半导体衬底101之间的耗尽电容值呈以e为底对数关系(Ln)变化。

所述半导体衬底101的温度与TSV互连结构11与半导体衬底101之间的耗尽电容值满足公式T＝{LN[(C-a)/b]}/c，其中T表示半导体衬底的温度，C表示测量的耗尽电容的电容值，a，b，c为常数。a，b，c与TSV互连结构的材料、形成工艺以及尺寸等因素相关。

在一实施例中，所述测试电流I的大小0.1uA to 1mA，以保证在测试时 TSV互连结构11与半导体衬底之间形成耗尽层，从而可以测量TSV互连结构11与半导体衬底101之间的耗尽电容的电容值。

在一实施例具体的实施例中，半导体衬底101的温度与TSV互连结构11与半导体衬底101之间的耗尽电容值满足公式：

T＝{LN[(C-1.18)/0.0143]}/0.0169，其中T表示半导体衬底的温度，C表示测量的耗尽电容的电容值。

所述计算模块113中的第二计算单元基于公式T＝{LN[(C-a)/b]}/c进行半导体衬底的温度的计算，其中T表示半导体衬底的温度，C表示测量的耗尽电容的电容值。

在一实施例中，所述温度检测结构还可以包括选择电路120，所述选择电路120用于控制电源电路111与TSV互连结构10之间的连通或断开，以及控制电容测试电路112与TSV互连结构10之间的连通或断开。所述电源电路与TSV互连结构连通时，所述电源电路向TSV互连结构施加测试电流，相反，当断开时不施加测试电流；所述电容测试电路与TSV互连结构之间的连通时，进行电容的测量，相反，当断开时不进行电容的测试，通过选择电路可以选择性的进行温度的测试或进行温度的测试。

需要说明的是，在其他实施例中，所述用于温度测试的TSV互连结构10也可以作为互连结构应用于电路中，当该TSV互连结构10用于作为互连结构将两个器件连通时，不进行温度的测量，选择电路120控制电源电路111和电容测试电路112与TSV互连结构10之间断开；当TSV互连结构10不需要连通两个器件时，进行温度测试时，选择电路控制电源电路111和电容测试电路112与TSV互连结构10之间连通。

所述选择电路120控制所述控制电源电路111与TSV互连结构10之间以及电容测试电路112与TSV互连结构同时连通和断开。

所述选择电路120包括选择器110、第一开关116和第二开关115，所述第一开关116串联在电源电路111与TSV互连结构10之间，所述第二开关115串联在电容测试电路112与TSV互连结构10之间，所述选择器110的输出端分别与第一开关116和第二开关115的控制端连接。

在一实施例中，所述选择器110为与非门，所述第一开关116为第一PMOS晶体管，所述第二开关115为第二PMOS晶体管，所述与非门的输出端分别与第一PMOS晶体管和第二PMOS晶体管的栅极电连接。

上述电路在工作时，与非门输入两高电平，相应输出低电平，低电平施加在第一PMOS晶体管和第二PMOS晶体管的栅极时，第一PMOS晶体管和第二PMOS晶体管打开，使得电源电路111与TSV互连结构10之间导通向TSV互连结构10施加测试电流I，同时电容测试电路112与TSV互连结构10之间导通，进行电容的测试。

需要说明的是，在其他实施例中，所述选择器110可以为其他类型的电路或芯片，所述第一开关和第二开关也可以为其他类型的电路或器件。

需要说明的是，前述选择电路、电源电路、电容测试电路以及计算模块可以集成在半导体衬底101中或者集成在3维封装结构中的其他衬底中。

在本发明的其他实施例中，请参考图3，所述半导体衬底101中TSV互连结构的数量≥2个，通过选择电路120控制电源电路111与不同位置的TSV互连结构之间的连通或断开，以及控制电容测试电路112与不同位置的TSV互连结构之间的连通或断开。

通过设置多个TSV互连结构和选择电路可以对半导体衬底101的不同位置的温度进行测量，并且无需改变温度检测结构的其他结构。

图3中以两个TSV互连结构作为示例，包括第一TSV互连结构11和第二TSV互连结构12，第一TSV互连结构11和第二TSV互连结构12位于半导体衬底101的不同位置，选择电路120可以控制电源电路111与第一TSV互连结构11或第二TSV互连结构12的连通或断开，以及控制电容测试电路112与第一TSV互连结构11或第二TSV互连结构12的连通或断开，即通过选择电路可以选择不同位置的TSV互连结构进行温度测试。

第一TSV互连结构11和第二TSV互连结构12的结构请参考前述介绍，在此不再赘述。

所述选择电路120包括选择器210、第一开关126、第二开关125、第三开光216和第四开关215，所述选择器210用于输出至少两个选择信号(至少 包括第一选择信号和第二选择信号)，所述第一开关126串联在电源电路111与第一TSV互连结构11之间，所述第二开关125串联在电容测试电路112与第一TSV互连结构11之间，所述选择器110输出的第一选择信号分别与第一开关116和第二开关115的控制端连接，通过第一选择信号控制第一开关116和第二开关115的闭合或断开，从而使得电源电路111与第一TSV互连结构11导通或断开，以及使得电容测试电路112与第一TSV互连结构11导通或断开；所述第三开关216串联在电源电路111与第二TSV互连结构12之间，所述第四开关215串联在电容测试电路112与第二TSV互连结构12之间，所述选择器110输出的第二选择信号分别与第三开关216和第四开关215的控制端连接，通过第二选择信号控制第三开关216和第四开关215的闭合或断开，从而使得电源电路111与第二TSV互连结构12导通或断开，以及使得电容测试电路112与第二TSV互连结构12导通或断开。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。