一种高精度频域稳定度的测量装置的制作方法

文档序号:12658208阅读:286来源:国知局
一种高精度频域稳定度的测量装置的制作方法

本发明涉及塔机控制领域,特别涉及一种高精度频域稳定度的测量装置及方法。



背景技术:

频率稳定度是衡量一台时钟信号源输出频率信号稳定性的重要指标。在各种频率源中,尤其是对于晶体振荡器来说,稳定度问题是最使人们关注的问题,它表示对于频率稳定度的保持能力。对于稳定度不好的频率源来说,准确度调得再高也是没有意义的。但是现有技术中时域频率信号测量范围较窄、测量精度不高。



技术实现要素:

本发明提供一种高精度频域稳定度的测量装置及方法,解决了现有技术中时域频率信号测量范围较窄、测量精度不高的技术问题,达到了提高测量精度及测量频率范围的技术效果。

为解决上述技术问题,本发明提供一种高精度频域稳定度的测量装置,所述测量装置包括:频率切换模块、参考源模块、相位比较模块、高分辨率计数模块、中央处理器及分频模块;

所述频率切换模块包括二级处理模块,所述频率切换模块用于在以所述参考源模块为时基下将被测的时域信号转换成标准的1KHz的第一频率信号,并分别送至所述二级处理模块、高分辨率计数模块,所述二级处理模块用于对接收到的第一频率信号处理并输出100Hz的第二频率信号至所述相位比较模块;

所述分频模块用于对所述参考源模块的信号频率进行分频处理,输出采样时间信号至所述相位比较模块;

所述相位比较模块用于对接收到的第二频率信号和所述采样时间信号进行相位比较,获得相位差数据,并将所述相位差数据发送至所述中央处理器,所述所述中央处理器处理获得被测的时域信号的信号频率长期稳定度指标。

优选的,所述高分辨率计数模块用于在所述参考源模块中的高短稳指标时钟源作外部参考下,将接收到的所述频率切换模块发送的第一频率信号的频率计数测量,并将测量结果送至中央处理器,所述中央处理器处理获得被测的时域信号的信号频率短期稳定度指标。

优选的,所述频率切换模块还包括走时计数模块、第一DDS模块及PLL锁相环模块;所述走时计数模块与所述中央处理器电连接,所述走时计数模块用于在所述参考源模块提供的外部时钟参考作用下对所述被测的时域信号进行频率测量,并将测量值发送至所述中央处理器,所述中央处理根据所述测量值发送频率命令控制至所述第一DDS模块,所述第一DDS模块在所述外部时钟参考作用下对送来的被测的时域信号按照所述频率命令控制改写内部频率寄存器,使其输出一整数频率值的整数频率信号。

优选的,所述二级处理模块包括第一隔离放大器、第二DDS模块、第三DDS模块、走时计数器、锁存器、滤波模块;所述第二DDS模块与所述第三DDS模块并联连接后,与所述第一隔离放大器串联连接;所述第二DDS模块、走时计数器及锁存器依次串联连接后,与所述中央处理器连接;所述第三DDS模块分别与所述中央处理器、滤波模块连接。

优选的,所述第一频率信号经过所述第一隔离放大器后输送至所述第二DDS模块的外部时钟输入端,以作为所述第二DDS模块工作时的参考时钟,所述第二DDS模块和所述第三DDS模块的外部通讯端口连接至中央处理器;所述中央处理器根据所述分频模块中式计算得到的分频数值通过串行通讯时序写入第二DDS模块的缓存区,经过所述第二DDS模块1/100分频处理后的第三频率信号送至走时计数器进行粗频率测量。

优选的,第一频率信号经过所述第一隔离放大器后输送至所述第三DDS模块的外部时钟输入端,作为所述第三DDS模块工作时的参考时钟;所述第三DDS模块的外部通讯端口与所述中央处理器连接;所述中央处理器通过串行通讯时序将所得的具体分频数值写入所述第三DDS模块的缓存区,经所述第三DDS模块后得到100Hz的频率信号,将所得的频率信号再送至低通滤波模块后得到100Hz的第二频率信号输出至所述相位比较模块。

优选的,所述分频模块包括第二隔离放大器、第三DDS模块;所述参考源模块的信号频率送至所述第三DDS模块的外时钟输入端,并作为所述第三DDS模块的外部参考时钟;所述第三DDS模块的外部通讯端口与所述中央处理器连接,以接收所述中央处理器的控制字命令及双向的数据传输。

优选的,所述相位比较模块具体是相位差的采集模块,通过将接收到的所述频率切换模块发送的第二频率信号和接收到的分频模块发送的采样时间信号至单片机的引脚P1.3和引脚P1.4端,将所述单片机的引脚P1.6输出直接作为比相后积分电路电平输入端。

基于同样的发明构思,本申请提供一种利用上述装置测量高精度频域稳定度的测量方法,所述相位比较模块通过软件判断来完成相位差的采集,并通过引脚P1.6输出方波占空比来反映具体的相位差值。

优选的,所述相位比较模块通过软件判断来完成相位差的采集,并通过引脚P1.6输出方波占空比来反映具体的相位差值,具体包括:

通过程序中对单片机内部的一个16位定时器设置最小的定时时间,待下一个CPU执行周期到来时,就会申请定时器溢出中断,在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况;对于采样时间信号,当上升沿到来时,设置相位差输出引脚P1.6为高电平,这时后续积分电路就会对积分电压进行累加;对于第二频率信号,当上升沿到来时,引脚P1.6就会被置为低电平,这时积分电路的积分电压就会保持无变化。在16位定时器最小的定时周期内,当第二频率信号、采样时间信号上升沿同时到来时,代表一个完整比相周期的结束,此时将积分器积分电压置0。

本申请有益效果如下:

本发明提供的高精度频域稳定度的测量装置及方法,所述装置提高了所述时域频率信号的测量频率范围,由传统1Hz起到50MHz,提高到1Hz到200MHz。进一步的,本装置达到了高相位精度,8位精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例。

图1为本申请较佳实施方式一种高精度频域稳定度的测量装置及方法的原理图;

图2为图1中频率切换模块的原理图;

图3为图2中二级处理模块的原理图;

图4为图1中分频模块的原理图;

图5为图1中相位比较模块的原理图;

图6为图5中相位比较模块的电路原理图;

图7为图6中积分电路输出结果的示意图;

图8为图6中采样时间信号的示意图。

具体实施方式

为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

本申请提供的一种高精度频域稳定度的测量装置,请参阅图1,所述测量装置包括:频率切换模块、参考源模块、相位比较模块、高分辨率计数模块、中央处理器及分频模块。

所述参考源模块为高稳定度频率信号源,所述参考源模块包括一短稳极高的时钟源和一长稳极高的原子钟。

针对频率切换模块

请参阅图2,所述频率切换模块包括二级处理模块,所述频率切换模块用于在以所述参考源模块为时基下将被测的时域信号转换成标准的1KHz的第一频率信号,并分别送至所述二级处理模块、高分辨率计数模块,所述二级处理模块用于对接收到的第一频率信号处理并输出100Hz的第二频率信号至所述相位比较模块;

所述频率切换模块还包括走时计数模块、第一DDS模块及PLL锁相环模块;所述走时计数模块与所述中央处理器电连接,所述走时计数模块用于在所述参考源模块提供的外部时钟参考作用下对所述被测的时域信号进行频率测量,并将测量值发送至所述中央处理器,所述中央处理根据所述测量值发送频率命令控制至所述第一DDS模块,所述第一DDS模块在所述外部时钟参考作用下对送来的被测的时域信号按照所述频率命令控制改写内部频率寄存器,使其输出一整数频率值的整数频率信号。

其中,所述被测的时域信号由信号源模块输出,即所述测量装置还包括一信号源模块。由于被测的时域信号不一定为整数,例如11.0592MHz,则所述走时计数模块接收到的被测的时域信号频率11.0592MHz也将不是一个整数频率值,经过所述第一DDS模块处理后输出的将是一个整数的频率值11MHz。

所述第一DDS模块与所述中央处理器电连接,所述第一DDS模块与所述PLL锁相环模块电连接,所述PLL锁相环模块与所述中央处理器电连接;所述第一DDS模块将整数化后的整数频率信号发送至所述PLL锁相环模块,所述中央处理器倍频比例控制所述PLL锁相环模块输出1KHz频率信号至所述高分辨率计数模块、所述二级处理模块。

请参阅图3,所述二级处理模块用于对接收到的第一频率信号处理并输出100Hz的第二频率信号至所述相位比较模块。所述二级处理模块包括第一隔离放大器、第二DDS模块、第三DDS模块、走时计数器、锁存器、滤波模块;所述第二DDS模块与所述第三DDS模块并联连接后,与所述第一隔离放大器串联连接;所述第二DDS模块、走时计数器及锁存器依次串联连接后,与所述中央处理器连接;所述第三DDS模块分别与所述中央处理器、滤波模块连接。

所述PLL锁相环输出的标准的1KHz的第一频率信号经过所述第一隔离放大器后分别输送至所述第二DDS模块和所述第三DDS模块,所述第二DDS模块对经过所述第一隔离放大器后的所述第一频率信号进行1/100分频处理。一方面,所述第一频率信号经过所述第一隔离放大器后输送至所述第二DDS模块的外部时钟输入端,以作为所述第二DDS模块工作时的参考时钟,所述第二DDS模块和所述第三DDS模块的外部通讯端口连接至中央处理器。所述中央处理器根据所述分频模块中式计算得到的分频数值通过串行通讯时序写入第二DDS模块的缓存区,经过所述第二DDS模块1/100分频处理后的第三频率信号送至走时计数器进行粗频率测量。所述中央处理器读取所述锁存器对所述走时计数器取样的数值,并记录此时的频率数值,将该频率数值乘以100后得到被测信号的粗频率值F,其中f取100Hz。

另一方面,第一频率信号经过所述第一隔离放大器后输送至所述第三DDS模块的外部时钟输入端,作为所述第三DDS模块工作时的参考时钟。所述第三DDS模块的外部通讯端口与所述中央处理器连接。所述中央处理器根据所述分频模块中式计算得到的分频数值,其中,F为通过走时计数器计数、中央处理器运算得到的被测信号的粗频率值,f取100Hz。通过串行通讯时序将所得的具体分频数值写入所述第三DDS模块的缓存区,经所述第三DDS模块后得到100Hz的频率信号,将所得的频率信号再送至低通滤波模块后得到100Hz的第二频率信号输出至所述相位比较模块。

针对分频模块

请参阅图4,所述分频模块用于对所述参考源模块的信号频率进行分频处理,输出采样时间信号至所述相位比较模块。所述分频模块包括第二隔离放大器、第三DDS模块。所述参考源模块的信号频率送至所述第三DDS模块的外时钟输入端,并作为所述第三DDS模块的外部参考时钟。所述第三DDS模块的外部通讯端口与所述中央处理器连接,以接收所述中央处理器的控制字命令及双向的数据传输。

本申请中选用的第一DDS模块的芯片内部有2个48位频率控制寄存器(F0、F1),对于本装置参考频率信号f0为10MHz,当不使用DDS内部PLL倍频功能时,48位的频率控制寄存器F0全填充1时,第一DDS模块会有10MHz频率信号输出,因此为得到标准的采样时间周期信号T(如1秒、10秒),需要对DDS中频率控制寄存器F0设置相应的分频数值,具体计算的方法是:

其中,D为所需计算的具体分频数值,f0为参考信号频率,本装置中f0为10MHz,f为所需要分频的采样时间信号频率,本实施例中当f为100Hz(1秒)及0.1Hz(10秒)的情况,分频数值D应为248×10-7或248×10-8

具体的采样时间T是用户根据实际采样过程中的需要而通过PC端软件设置的,而分频数值是中央处理器通过RS232串行接口与PC端通讯得到用户设置的采样时间T后,运用公式(1)计算得到,本实施例中取f为100Hz。中央处理器根据第三DDS模块对应的串行通讯时序,将分频数值D写入DDS相应缓存器后,得到第三DDS模块端采样时间信号T输出。所述采样时间信号输送至相位比较模块。本实施例中将所述参考源模块中的高长稳时钟源(原子钟)输出信号送至所述第三DDS模块作为外部时基,本实施例中选用的参考源模块的信号频率均为10MHz,那么中央处理器通过频率控制字使第三DDS模块的内部频率寄存器发生变化输出标准的0.9KHz频率信号至相位比较模块。

针对相位比较模块

请参阅图5和图6所述相位比较模块用于对接收到的第二频率信号和所述采样时间信号进行相位比较,获得相位差数据,并将所述相位差数据发送至所述中央处理器,所述中央处理器处理获得被测的时域信号的信号频率长期稳定度指标。所述相位比较模块包括单片机。所述相位比较模块具体是相位差的采集模块,通过将接收到的所述频率切换模块发送的第二频率信号和接收到的分频模块发送的采样时间信号至单片机的引脚P1.3和引脚P1.4端,将所述单片机的引脚P1.6输出直接作为比相后积分电路电平输入端。为使单片机能够正常稳定的工作,将一路外部时钟CLK信号送至单片机时钟输入端。在设计时采用了软件判断来完成相位差的采集,并通过引脚P1.6输出方波占空比来反映具体的相位差值,具体实现过程如下:

请参阅图7和图8,通过程序中对单片机内部的一个16位定时器设置最小的定时时间,也就是将16位定时器的高8位和低8位均设置成0xFF,待下一个CPU执行周期到来时,就会申请定时器溢出中断,在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况。对于采样时间信号,当上升沿到来时,设置相位差输出引脚P1.6为高电平,这时后续积分电路就会对积分电压进行累加;对于第二频率信号,当上升沿到来时,引脚P1.6就会被置为低电平,这时积分电路的积分电压就会保持无变化。在16位定时器最小的定时周期内,即在一个完整的定时器溢出中断服务程序中,当第二频率信号、采样时间信号上升沿同时到来时,代表一个完整比相周期的结束,此时将积分器积分电压置0。

经过所述积分电路得到的比相积分电压送至单片机内部的A/D采样引脚P0.0,单片机通过A/D采样积分电路获得具体的积分电压值。

由于单片机片内为10位精度的A/D转换模块,能够代表的数值范围为0-1023,即数值0和1023分别代表着0°和360°相位差,则比相仪最小分辨率约为360°/1024,即约为0.4°,也就是说在实际比相时会存在着约为±0.4°的测量误差。在实际测量时,通常将参考时钟信号fo与被测信号fx的频率按照式(2)设置成相差某一较小的差频△f进行相位差的采集与积分电压处理,单片机通过内部集成A/D采样积分电路的积分电压,并将采集得到的结果通过内部集成的增强型UART接口TX、RX以RS232串行通讯方式传送至PC机,其它的整个比相结果处理由PC端来完成。以实际的单片机10位精度的A/D采样模块,采集时间为10s为例,PC端在实际处理整个比相结果过程中,计算小时稳定度如下:

PC端通过接收单片机发送而来的积分电压数据,取其中的第1个、第360个、第720个…A/D采样电压数值(假定A/D采集范围为0~V),将其转化为相位值具体的转化公式为:

式(3)整理后得:

其中N为第i个3600秒内所经历的3600完整的周期个数,V1、V2分别为第i-1和i-2个3600秒时刻所对应的A/D采样电压,即为所求的第i个3600秒所经历的总相位值,则第i个3600秒差频数据△f i计算为:

将公式(5)中计算得到的△fi值代入公式(6)中计算相应的频率稳定度。

其中,τ为采样时间与采样周期,表明阿仑方差是无间隙采样,fk为采样时间内相应的频率值,N为测量次数。

通过式(6)计算得到被测的时域频率信号的长期稳定度σy(2,τ,τ,fh)。

本申请有益效果如下:

本发明提供的高精度频域稳定度的测量装置及方法,所述装置提高了所述时域频率信号的测量频率范围,由传统1Hz起到50MHz,提高到1Hz到200MHz。进一步的,本装置达到了高相位精度,8位精度。

最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1