本实用新型涉及数据传输系统，尤其涉及一种基于单芯双向光纤的雷达数据传输装置。
背景技术：
近年来，为了保障人民的生活、精确预报天气，国内气象雷达已经大面积推广部署。雷达对目标的探测、定位主要是通过后端信号处理器对大量的雷达回波数据的相关信息进行复杂的计算处理实现的。在现有的雷达系统中，信号处理器需要大量的雷达信号数据，以分析和计算出目标的形状、强度、速度等相关特性。为了实现雷达探测的准确性和精确性性，雷达系统不仅需要高精度的信号采集，更需要大容量、高可靠性的数据传输，现阶段的数据传输方法主要包括使用多芯电缆传输或光纤传输；
多芯电缆传输是将雷达的回波数据和状态数据采用电缆传输，传输方式可以选用并行数据传输或协议传输，由于雷达命令和回波数据量较大，实时性要求较高，在进行并行数据传输时，需要采用抗干扰性能较强的电缆传输；若采用多芯电缆传输有下述缺点：电缆较多，连接复杂，调试难度大；数据失真率较高，传输干扰打；电缆成本较高，传输距离近。
光纤传输是将雷达与计算机之间采用双芯单向光纤进行数据传输，一根光纤传输计算机处理卡发出的雷达命令，一根光纤传输雷达上传的回波数据以及雷达状态数据，两根光纤容易出现混淆，且成本较高。
技术实现要素：
本实用新型的目的就在于为了解决上述问题而提供一种基于单芯双向光纤的雷达数据传输装置。
本实用新型通过以下技术方案来实现上述目的：
一种基于单芯双向光纤的雷达数据传输装置，包括雷达收发接口、计算机信号处理卡和单芯单模光纤，所述雷达收发接口和所述计算机信号处理卡通过所述单芯单模光纤电连接；
所述雷达收发接口包括第一FPGA、第一串并转换器、第一电平转换器、第二电平转换器和第一光模块，所述第一FPGA与所述第一串并转换器电连接，所述第一串并转换器的输出端与所述第一电平转换器的输入端连接，所述第一电平转换器的输出端与所述第一光模块的输入端连接，所述第一光模块的输出端与所述第二电平转换器的输入端连接，所述第二电平转换器的输出端与所述第一串并转换器的输入端连接；
所述计算机信号处理卡包括第二FPGA、第二串并转换器、第三电平转换器、第四电平转换器和第二光模块，所述第二FPGA与所述第二串并转换器电连接，所述第二串并转换器的输出端与所述第三电平转换器的输入端连接，所述第三电平转换器的输出端与所述第二光模块的输入端连接，所述第二光模块的输出端与所述第四电平转换器的输入端连接，所述第四电平转换器的输出端与所述第二串并转换器的输入端连接；
所述第一光模块的红外激光输出口和所述第二光模块的红外激光输出口通过所述单芯单模光纤连接。
本实用新型的有益效果在于：
本实用新型基于单芯双向光纤的雷达数据传输装置的雷达收发接口和计算机信号处理卡通过串并转换器、电平转换器和电模块将雷达的状态数据/回波数据和计算机的雷达命令数据转换为红外激光信号，并通过单芯单模光纤进行传输，实现单芯光纤的双向数据传输，稳定性更高，传输数据量更大，传输距离 更远，不易受外界电磁干扰，且相对于双芯光纤单向传输解决了连接时容易混淆的问题，降低系统复杂度，降低硬件成本。
附图说明
图1是本实用新型所述基于单芯双向光纤的雷达数据传输装置的结构示意图。
具体实施方式
下面结合附图对本实用新型作进一步说明：
如图1所示，本实用新型一种基于单芯双向光纤的雷达数据传输装置，包括雷达收发接口、计算机信号处理卡和单芯单模光纤，雷达收发接口和计算机信号处理卡通过单芯单模光纤电连接；
雷达收发接口包括第一FPGA、第一串并转换器、第一电平转换器、第二电平转换器和第一光模块，第一FPGA与第一串并转换器电连接，第一串并转换器的输出端与第一电平转换器的输入端连接，第一电平转换器的输出端与第一光模块的输入端连接，第一光模块的输出端与第二电平转换器的输入端连接，第二电平转换器的输出端与第一串并转换器的输入端连接；
计算机信号处理卡包括第二FPGA、第二串并转换器、第三电平转换器、第四电平转换器和第二光模块，第二FPGA与第二串并转换器电连接，第二串并转换器的输出端与第三电平转换器的输入端连接，第三电平转换器的输出端与第二光模块的输入端连接，第二光模块的输出端与第四电平转换器的输入端连接，第四电平转换器的输出端与第二串并转换器的输入端连接；
第一光模块的红外激光输出口和第二光模块的红外激光输出口通过单芯单模光纤连接。
本实用新型一种基于单芯双向光纤的雷达数据传输装置的工作原理如下：
光纤传输数据，由红外激光在玻璃纤芯与硅玻璃包层之间折射传播，相对于铜线每秒1.54MHz的传输速率，光纤网络的运行速率能达到每秒1GHz以上，输稳定可靠、不受外界电磁干扰、传输速度快、传输距离远，是对于大数据量、长距离较为理想的传输方式。
雷达处的雷达状态数据发送：在雷达收发接口中，由第一FPGA将雷达数据收集并整理成数据包，将该数据包和与之匹配的数据时钟一同发往第一串并转换器转换成串行数据后，然后将LVDS串行数据经第一电平转换芯片转换成与第一光模块电平匹配的PECL串行数据，然后输入第一光模块转换成红外激光进行传输；
计算机处的雷达命令数据发送：计算机通过第二FPGA将雷达命令数据处理成数据包后经第二串并转换器转换为LVDS串行数据，然后经第三电平转换器转换为PECL串行数据后输入第二光模块转换成红外激光送入光纤传输至雷达；
雷达处的雷达命令数据接收：第一光模块接收单芯单模光纤发送过来的红外激光信号，并将PECL串行数据输入至第二电平转换器，经第二电平转换器转换为LVDS串行数据后输入至第一串并转换器，第一串并转换器将雷达命令数据传输至第一FPGA中；
计算机处的雷达状态数据接收：第二光模块接收单模单芯光纤发送的红外激光信号，并将该PECL串行数据输入至第四电平转换器，经第四电平转换器转换为LVDS串行数据后输入至第二串并转换器，第二串并转换器将雷达状态数据传输至第二FPGA中。
第一FPGA和第二FPGA采用型号为EP2S30F484I4作为控制和数据处理装置，发送端，由FPGA对雷达回波数据采集整理，并处理成16bits的数据包，以与串化时钟相同的速率60MHz输出，同时输出相应的串化时钟至串化器。接收端， FPGA提供60MHz解串参考时钟，接收串并转换器的数据以及串并转换器恢复出的解串时钟。
第一串并转换器和第二串并转换器均采用型号为DS92LV16，该芯片是一个有80个引脚PQFP封装的集成器件，能够以25-80MHz的时钟频率进行全双工16:1的串化和1:16的解串工作，该芯片16位DIN引脚为CMOS电平串化数据输入引脚，可由33欧姆保护电阻连接至FPGA，TCLK为串化时钟引脚，时钟频率设置为60MHz与16位串化数据包频率相同并同步，该芯片按TCLK频率由DIN引脚接收所要解串发送的16bits数据包并将其串化由DO引脚发送，电平为LVDS。ROUT为16位COMS电平解串数据输出引脚，由保护电阻连接至FPGA，REFCLK为串行数据解串参考时钟，时钟频率为60MHz与解串数据包频率相同。RCLK为数据解串时钟，该时钟由D92LV16在以REFCLK作为参考解串数据恢复出的时钟，在参考时钟频率±5％的频率范围内能正常恢复输出，时钟频率与16位解串数据包频率相同并同步。该芯片可由RIN引脚接收LVDS的串行数据，以REFCLK作为参考解串数据并输出至ROUT引脚，同时输出解串时钟RCLK。
第一电平转换器和第三电平转换器的型号为SN65LVD101DGK，第二电平转换器和第四电平转换器的型号为SN65LVD100DGK，数据发送端，SN65LVD101DGK将串化器输出的LVDS电平串行数据转换成LVPECL电平输出；数据接收端，SN65LVD100DGK将光模块接收并输出的LVPECL电平数据转换成LVDS电平并输出。
第一光模块的型号为FTAF-B1512-20I，第二光模块的型号为FTAF-B1312-20I，FTAF-B1512-20I发送波长1550nm、接收波长1310nm。FTAF-B1312-20I发送波长1310nm、接收波长1550nm，其发送端与SN65LVD101DGK输出引脚连接，接收端与SN65LVD100DGK输入引脚连接。
本实用新型的技术方案不限于上述具体实施例的限制，凡是根据本实用新 型的技术方案做出的技术变形，均落入本实用新型的保护范围之内。