测试装置的制作方法

本实用新型涉及一种测试装置，且更特定来说，涉及一种具有双层测试座的测试装置。

背景技术：

常规电子装置的工艺中，至少一芯片附着或电性连接到模块电路板(Module PCB)上，以形成模块(Module)，而可执行特定功能。所述模块在出厂前或进到下一个工作站前，必须经过测试步骤，以确定其良率。

在模块厂的测试实务中，模块测试电路板(Module Test Evaluation Board(EVB))用以电性连接所述模块电路板(Module PCB)以达到测试所述模块(Module)的目的。而且，在所述测试过程中，所述模块测试电路板(Module Test Evaluation Board(EVB))需搭配常用测试座(Socket)，才能进行测试。

然而，所述模块测试电路板(Module Test Evaluation Board(EVB))及所述常用测试座(Socket)并无法用以测试所述芯片。也就是说，上述测试方式仅能测试所述模块(Module)，无法单独测试所述芯片或所述模块电路板(Module PCB)。如果是所述模块(Module)没有通过测试(即：测试结果为失败)，那么无法判断是所述芯片的问题，或是所述模块电路板(Module PCB)的问题，或是所述芯片与所述模块电路板(Module PCB)间电性连接的问题。

然而，如果要单独测试所述模块上的芯片，那么需另外开发一块芯片测试电路板(Chip Test Evaluation Board(EVB))及搭配不同测试座才能进行测试。惟，另外开发所述芯片测试电路板(Chip Test Evaluation Board(EVB))及测试座将使得整体测试成本大幅增加。

因此，有必要提供创新且具进步性的测试装置，以解决上述问题。

技术实现要素：

在实施例中，一种测试装置包含第一测试座、第二测试座及电路板。所述第一测试座具有多个第一顶针。所述第二测试座具有多个第二顶针。所述电路板位于所述第一顶针与所述第二顶针之间，且接触所述第一顶针及所述第二顶针。

附图说明

图1显示根据本实用新型的实施方面的测试装置的分解图。

图2显示根据本实用新型的实施方面的测试装置的组合图。

图3显示使用本实用新型的实施方面的测试装置进行芯片测试的示意图。

图4显示使用本实用新型的另一实施方面的测试装置进行芯片测试的示意图。

具体实施方式

图1显示根据本实用新型的实施方面的测试装置10的分解图。图2显示根据本实用新型的实施方面的测试装置10的组合图。配合参阅图1及图2，本实用新型的测试装置10包含第一测试座11、第二测试座12及电路板13。

所述第一测试座11具有底部11B、侧部11L、多个第一顶针(或探针)111及第一容置槽112。所述侧部11L连接所述底部11B。在本实施例中，所述侧部11L由所述底部11B向上延伸，使得所述侧部11L及所述底部11B定义出所述第一容置槽112。此外，所述第一容置槽112具有第一宽度W1。在实施例中，所述第一测试座11的底部11B及侧部11L的材质包括金属。

所述第一顶针111插设于所述底部11B，且所述第一顶针111贯穿所述底部11B。此外，所述第一顶针111对应所述第一容置槽112。每一所述第一顶针111具有第一端111A及第二端111B，每一所述第一端111A位于所述第一容置槽112内，每一所述第二端111B位于所述第一容置槽112外。所述第一端111A可电性导通到所述第二端111B。在实施例中，每一所述第一顶针111位于所述底部11B的贯穿孔中，且可在所述贯穿孔中上下移动。所述第一顶针111或所述贯穿孔具有卡掣结构或承接结构，以避免所述第一顶针111掉出所述贯穿孔。在实施例中，每一所述第一顶针111更包含弹性元件(例如：弹簧)，使得所述第一顶针111为可伸缩或可弯曲。或者，所述第一顶针111本身为细长的金属，其本身为可弯曲。在实施例中，所述第一顶针111的外周表面(除了所述第一端111A及所述第二端111B的外)可涂布绝缘材料，以避免与所述底部11B电性连接。

所述第二测试座12连接于所述第一测试座11，且优选地，所述第二测试座12固设于所述第一测试座11。所述第二测试座12具有多个第二顶针(或探针)121、第二容置槽122、针座部123及底面12S。在实施例中，所述第二测试座12更具有本体部12B及结合部12C。所述本体部12B具有第三宽度W3，所述第三宽度W3小于或等于所述第一容置槽112的第一宽度W1，以使所述本体部12B能置于所述第一容置槽112内。所述结合部12C连接所述第一测试座11的侧部11L，且优选地，所述结合部12C固接(例如：锁固)到所述侧部11L。

在实施例中，所述第二测试座12的本体部12B、结合部12C及针座部123的材质包括金属。所述本体部12B与所述针座部123定义出所述第二容置槽122。所述第二容置槽122具有第二宽度W2，所述第二宽度W2小于所述第一容置槽112的第一宽度W1。

所述第二顶针121插设于所述针座部123，且所述第二顶针121贯穿所述针座部123。此外，所述第二顶针121对应所述第二容置槽122。在实施例中，相同单位面积下的所述第二顶针121的数量大于所述第一顶针111的数量，即，所述第二顶针121的分布密度大于所述第一顶针111的分布密度。此外，每一所述第二顶针121的宽度小于每一所述第一顶针111。

每一所述第二顶针121具有测试端121A及连接端121B，每一所述测试端121A位于所述第二容置槽122内，每一所述连接端121B位于所述第二容置槽122外。所述测试端121A可电性导通到所述连接端121B。在实施例中，每一所述第二顶针121位于所述针座部123的贯穿孔中，且可在所述贯穿孔中上下移动。所述第二顶针121或所述贯穿孔具有卡掣结构或承接结构，以避免所述第二顶针121掉出所述贯穿孔。在实施例中，每一所述第二顶针121更包含弹性元件(例如：弹簧)，使得所述第二顶针121为可伸缩或可弯曲。或者，所述第二顶针121本身为细长的金属，其本身为可弯曲。在实施例中，所述第二顶针121的外周表面(除了所述测试端121A及所述连接端121B的外)可涂布绝缘材料，以避免与所述针座部123电性连接。

所述针座部123还对应所述第二容置槽122，且所述针座部123位于所述第一测试座11的第一容置槽112内。

所述电路板13位于所述第一顶针111与所述第二顶针121之间，且接触所述第一顶针111及所述第二顶针121。在本实施例中，所述电路板13的下表面接触每一所述第一顶针111的第一端111A，且所述电路板13的上表面接触每一所述第二顶针121的连接端121B。所述电路板13的上表面的线路层电性连接到所述电路板13的下表面的线路层，且所述电路板13的上表面的线路层的线宽/线距(L/S)小于所述电路板13的下表面的线路层的线宽/线距(L/S)。所述第二顶针121的分布密度对应所述电路板13的上表面的线路层的线宽/线距(L/S)，所述第一顶针111的分布密度对应所述电路板13的下表面的线路层的线宽/线距(L/S)，因此，所述第二顶针121的分布密度大于所述第一顶针111的分布密度。此外，所述电路板13具有长度L，所述长度L大于所述第二容置槽122的第二宽度W2，且所述长度L小于或等于所述第一容置槽112的第一宽度W1，使得所述电路板13可容置于所述第一容置槽112内。

在本实施例中，为防止所述电路板13于测试过程中发生偏移，所述电路板13设置于所述第一测试座11的第一容置槽112内，以限位所述电路板13。此外，所述第二测试座12的底面12S顶抵所述电路板13，还可进一步限位所述电路板13。

在本实施例中，所述电路板13及所述第二测试座12位于所述第一测试座11的第一容置槽112内。然而，在其它实施例中，所述第一测试座11可能不具有所述侧部11L，即仅有所述底部11B，而没有所述第一容置槽112；而且所述底部11B、所述电路板13及所述第二测试座12利用夹持装置夹持住。

另外，由于所述电路板13的上表面可能具有至少一电路元件13E(例如：主动元件或被动元件)，为避免所述至少一电路元件13E干涉到所述第二测试座12的设置，在本实施例中，所述第二测试座12具有至少一让位槽124，所述至少一让位槽124对应所述至少一电路元件13E，以提供让位空间容置所述至少一电路元件13E，进而避免所述至少一电路元件13E干涉到所述第二测试座12，或者可以避免所述至少一电路元件13E被所述第二测试座12压坏。在本实施例中，所述至少一让位槽124凹设于所述针座部123的至少一侧，且所述至少一让位槽124的数量及位置可依据所述至少一电路元件13E的数量及位置进行对应调整。

图3显示使用本实用新型的实施方面的测试装置进行芯片测试的示意图。配合参阅图2及图3，所述第二容置槽122用以容置芯片20，施加下压力31于上盖30并使所述上盖30轻压所述芯片20，以使所述芯片20的导电凸块21接触所述第二测试座12的所述第二顶针121的测试端121A。此外，在测试布置中，所述电路板13位于所述第一测试座11的底部11B与所述第二测试座12的针座部123之间，通过所述下压力31可确保所述第二顶针121的连接端121B接触所述电路板13的上表面，且所述电路板13的下表面接触每一所述第一顶针111的第一端111A。

优选地，所述电路板13与所述第二测试座12的针座部123之间具有间距G，且所述电路板13不接触所述第一测试座11的底部11B，以使所述电路板13的上方及下方能保有散热空间。

要注意的是，所述电路板13用以预计供所述芯片20附着于其上，以形成模块。也就是说，所述芯片20预计以倒装芯片方式附着到与所述模块相同的电路板13上，因此，所述电路板13的上表面的线路层的布线对应所述芯片20的导电凸块21的分布。

当欲对所述芯片20进行测试时，所述测试装置10更包含测试电路板14，所述测试电路板14位于所述第一测试座11下方，且接触所述第一顶针111。所述测试电路板14可根据测试者所下达的测试指令，经由所述第一顶针111、所述电路板13及所述第二顶针121，以对所述芯片20进行功能测试(而非仅是电性测试或物理特性测试)。要注意的是，所述功能测试为将所述芯片20及所述电路板13视为一个模块所进行的功能测试，由此，可了解所述芯片20安装于应用电路板上的实际运作情形。所述功能测试的项目包含但不限于：所述芯片20及所述电路板13所形成的模块是否运作正常、所述测试电路板14发出测试指令后是否会收到回复、所述测试电路板14发出校准信号后是否会收到正确回复等等。

在实施例的测试方式中，于实际测试前，需先确认所述电路板13为测试结果正常的电路板，才能利用所述电路板13测试所述芯片20位于模块时的实际运作情形。于实际测试过程中，如果经由所述测试电路板14发现测试结果为失败时，那么可确定所述芯片20异常。当然，所述电路板13经长时间测试操作后，也有可能发生异常，因此，倘若在测试过程中连续发生多次测试结果为失败的情况，那么可能并非所述芯片20发生异常，而是所述电路板13发生异常，此时可先以测试正常的芯片进行测试，如果测试结果依然是失败，那么可确定是所述电路板13异常，必须更换所述电路板13，才能进行后续芯片测试。

本实用新型的测试装置10可直接测试预计安装在模块上的芯片20，不用另外开发芯片测试电路板(Chip Test Evaluation Board(EVB))，故可省去开发新板及测试程序的时间，进而降低开发成本。此外，因所述测试电路板14可使用与产线相同的模块测试电路板(Module Test Evaluation Board(EVB))，其二者会有相同的错误码(Error Code)，故对于程序错误(Bug)的复制与分析会更容易。

参阅图4，其显示使用本实用新型的另一实施方面的测试装置进行芯片测试的示意图。此实施方面的测试装置10a仅包含第一测试座11a。所述第一测试座11a具有第一容置槽112a及多个第一顶针113。所述第一容置槽112a用以容置芯片20。每一所述第一顶针113具有第一端113A及第二端113B，每一所述第一端113A位于所述第一容置槽112a内，每一所述第二端113B位于所述第一容置槽112a外。上盖30a用以轻压所述芯片20，以使所述芯片20接触所述第一顶针113。

当欲对所述芯片20进行测试时，测试电路板14a位于所述第一测试座11a下方，且接触所述第一顶针113。所述测试电路板14a可根据测试者所下达的测试指令，对所述芯片20进行电性测试或功能测试。要注意的是，所述测试电路板14a与图3的所述测试电路板14a并不相同。

上述实施例仅为说明本实用新型的原理及其功效，并非限制本实用新型，因此所属领域的技术人员对上述实施例进行修改及变化仍不脱本实用新型的精神。本实用新型的权利范围应如后述的权利要求书所列。

符号说明

10 测试装置

11 第一测试座

11B 底部

11L 侧部

111 第一顶针

111A 第一端

111B 第二端

112 第一容置槽

12 第二测试座

12B 本体部

12C 结合部

12S 底面

121 第二顶针

121A 测试端

121B 连接端

122 第二容置槽

123 针座部

124 让位槽

13 电路板

13E 电路元件

G 间距。