一种基于FPGA架构的卫星导航抗干扰电路的制作方法

本发明涉及卫星导航抗干扰天线，具体涉及一种基于fpga架构的卫星导航抗干扰电路。

背景技术：

“北斗二号”是我国自行研制的卫星导航系统，该系统能够向用户提供高精度的导航、定位和授时服务。北斗b3频点的卫星信号在军用领域得到更加广泛的应用。但由于卫星信号功率非常微弱，极易受到各种潜在的有意或者无意的干扰，从而影响其导航、定位和授时的精确性，因此卫星导航系统抗干扰技术成为必需解决的问题，以往抗干扰电路均采用基于fpga和arm或双fpga的框架实现对卫星信号的抗干扰处理，存在pcb板面积大、成本高、功耗高等缺点，为了实现小型化、低功耗、提高通用性等目的，特此研究基于fpga架构的卫星导航抗干扰电路。

技术实现要素：

鉴于现有技术的现状及发展需要，本发明提供一种基于fpga架构的卫星导航抗干扰电路。该电路为基于fpga硬件平台的北斗b3频点的数字抗干扰单元设计，用于一种卫星导航抗干扰天线。

本发明为实现上述目的，所采取的技术方案是：一种基于fpga架构的卫星导航抗干扰电路，其特征在于：包括四路ad前端匹配电路、ad转换器及外围配置电路、fpga、flash存储器、rs232电平转换电路、da转换器和时钟电路，其中四路ad前端匹配电路与ad转换器及外围配置电路连接，ad转换器及外围配置电路与fpga连接，fpga分别与flash存储器、rs232电平转换电路、da转换器连接，时钟电路分别与ad转换器及外围配置电路、fpga连接。

卫星导航抗干扰电路接收四路46.52mhz的中频信号，经过一个ad转换器将模拟信号转换为数字信号，数字信号以串行数据形式送给fpga，fpga实现对北斗卫星信号的抗干扰处理，再将处理后的数据通过fpga转换器转换成模拟信号输出。本设计可与卫星导航抗干扰天线的其他射频模块组合一起对抗来自三个方向的压制性干扰。

本发明的特点是：与卫星导航抗干扰天线的其他射频模块组合一起对抗来自三个方向的压制性干扰。具有体积小，功耗低、通用性强等特点，可以适应多种型号四阵元抗干扰天线的需求。数字抗干扰电路采取单fpga、单ad的方案，不仅节约了资源，降低了成本，而且减少了电路板布板的压力，为卫星导航抗干扰天线的结构设计留出了较大的空间。处理器选择市面上主流的fpga芯片，满足了小型化抗干扰天线的需求，又降低了开发难度。

附图说明

图1为本发明的核心电路连接框图；

图2为图1中ad前端匹配电路原理图；

图3为图1中ad转换器及外围配置电路原理图；

图4为图1中时钟电路原理图。

具体实施方式

以下结合附图对本发明作进一步说明。

参照图1，基于fpga架构的卫星导航抗干扰电路包括四路ad前端匹配电路、ad转换器及外围配置电路、fpga、flash存储器、rs232电平转换电路、da转换器和时钟电路，其中四路ad前端匹配电路与ad转换器及外围配置电路连接，ad转换器及外围配置电路与fpga连接，fpga分别与flash存储器、rs232电平转换电路、da转换器连接，时钟电路分别与ad转换器及外围配置电路、fpga连接。

参照图2，ad前端匹配电路具体连接为：射频接口tp1同时与电阻r31和电容c47的一端连接，电阻r31另一端接地；电容c47另一端与变压器n1的5脚连接，变压器n1的4脚接地；变压器n1的2脚同时与电容c53和电阻r40的一端连接，电容c53另一端接地；电阻r40另一端接电容c54的一端，同时与ad转换器及外围配置电路的网络ad1_vcm连接，电容c54另一端接地；变压器n1的1脚与电阻r28的一端连接，电阻r28另一端与电容c50和电容c52的一端连接，同时与ad转换器及外围配置电路的网络ad1_vina_p连接，电容c50另一端接地；变压器n1的第3引脚与电阻r30连接；电阻r30另一端与电容c51的一端和电容c52的另一端连接，同时与ad转换器及外围配置电路的网络ad1_vina_n连接，电容c51另一端接地。

参照图3，ad转换器及外围配置电路具体连接为：该电路采用型号为xc7k160t-2ffg676i的fpga芯片d6，采用型号为ad9653bcpz-125的ad转换器d12，ad转换器d12的5脚、6脚分别与时钟电路的网络ad1_clk_n、ad1_clk_p连接，并且5脚、6脚之间接电阻r67；ad转换器d12的35脚、36脚分别与ad前端匹配电路的网络ad1_vina_n、ad1_vina_p连接；ad转换器d12的38脚、37引脚分别与ad前端匹配电路的网络ad1_vinb_n、ad1_vinb_p连接；ad转换器d12的47脚、48引脚分别与ad前端匹配电路的网络ad1_vinc_n、ad1_vinc_p连接；ad转换器d12的2脚、1引脚分别与ad前端匹配电路的网络ad1_vind_n、ad1_vind_p连接；ad转换器d12的43脚分别与ad前端匹配电路的网络ad1_vcm连接，同时接到电容c99的一端，电容c99的另一端接地；ad转换器d12的40脚与电阻r61的一端连接，电阻r61另一端接地；ad转换器d12的41脚与电阻r66的一端连接，电阻r66的另一端接地；ad转换器d12的42脚同时与电容c98和电容c102的一端连接，电容c98的另一端接地，电容c102另一端接地；ad转换器d12的32脚与电阻r63的一端连接，电阻r63的另一端接到电源电压+1.8va_ad1上；ad转换器d12的30脚与fpga芯片d6的ad10引脚连接；ad转换器d12的31脚与电阻r64的一端连接，电阻r64的另一端接到模拟电压+1.8va上；ad转换器d12的33脚与电阻r62一端连接，电阻r62另一端接地；ad转换器d12的44脚悬空；ad转换器d12的20脚与fpga芯片d6的y8引脚连接；ad转换器d12的19脚与fpga芯片d6的y7引脚连接；ad转换器d12的18脚与fpga芯片d6的v11引脚连接；ad转换器d12的17脚与fpga芯片d6的w11引脚连接；ad转换器d12的12脚与fpga芯片d6的ab12引脚连接；ad转换器d12的11脚与fpga芯片d6的ac12引脚连接；ad转换器d12的10脚与fpga芯片d6的ac13引脚连接；ad转换器d12的9脚与fpga芯片d6的ad13引脚连接；ad转换器d12的16脚与fpga芯片d6的y11引脚连接；ad转换器d12的15脚与fpga芯片d6的y10引脚连接；ad转换器d12的14脚与fpga芯片d6的aa13引脚连接；ad转换器d12的13脚与fpga芯片d6的aa12引脚连接；ad转换器d12的24脚与fpga芯片d6的v8引脚连接；ad转换器d12的23脚与fpga芯片d6的v7引脚连接；ad转换器d12的22脚与fpga芯片d6的v9引脚连接；ad转换器d12的21脚与fpga芯片d6的w8引脚连接；ad转换器d12的28脚与fpga芯片d6的ab7引脚连接；ad转换器d12的27脚与fpga芯片d6的ac7引脚连接；ad转换器d12的26脚与fpga芯片d6的ac8引脚连接；ad转换器d12的25脚与fpga芯片d6的ad8引脚连接；ad转换器d12的3脚、4脚、7脚、34脚、39脚、45脚、46脚与模拟电压+1.8v连接；ad转换器d12的8脚、29脚与数字电压+1.8vd连接；ad转换器d12的0脚(即芯片底部裸露焊盘)接地。

参照图4，时钟电路采用型号为sn74avc1t45drlr的总线收发器d17，采用型号为cdcvd1204rgttd的时钟缓冲器d18，总线收发器d17的1脚、5脚、6脚均接到电源电压+2.5va上；芯片d17的2脚接地；总线收发器d17的3脚与射频接口tp20连接；总线收发器d17的4脚与电阻r10的一端连接；电阻r10的另一端与时钟缓冲器d18的6脚连接；时钟缓冲器d18的5脚接到电源电压+2.5va上，同时5脚与电阻r13的一端连接，电阻r13的另一端同时与电阻r5的一端和时钟缓冲器d18的7脚连接，电阻r5另一端接地；时钟缓冲器d18的3脚与电阻r12的一端连接，电阻r12另一端接地；时钟缓冲器d18的4脚与电阻r17的一端连接，电阻r17的另一端接地；时钟缓冲器d18的8脚与电容c24的一端连接，电容c24的另一端接地；时钟缓冲器d18的1脚和2脚均接地；芯片d18的第9、第10引脚分别与ad转换器及外围配置电路的网络ad1_clk_p、ad1_clk_n连接；时钟缓冲器d18的13脚、14脚分别与ad转换器及外围配置电路的网络fpga_clk_p、fpga_clk_n连接；时钟缓冲器d18的11脚、12脚、15脚、16脚悬空；时钟缓冲器d18底部裸露焊盘接地。

如图1所示，卫星导航抗干扰电路接收46.52mhz的中频信号，能够抗来自三个方向的压制性干扰。本发明的ad转换器选用四通道、分辨率为16位的串行ad转换器，型号为ad9653bcpz-125；fpga选用xilinx公司kintex-7系列型号为xc7k160t-2ffg676i的芯片。抗干扰算法主要通过fpga来实现；da转换器选用ad公司型号为ad9707bcpz的芯片，将经过抗干扰算法处理的数字信号转换为模拟信号后输出，flash存储器选用型号为pc28f00ap30bf的芯片。

如图2、图3所示，模拟信号由外部输入，经过型号为tc1-1tx+的变压器将单端中频信号转变为差分信号。图2为一路模拟信号的ad前端匹配电路，其它三个通道原理相同。差分信号经过匹配网络接到ad转换器上，ad转换器将信号模数转换后输出串行差分数据送给fpga处理。

如图4所示，时钟电路外部输入ttl电平的62mhz时钟信号，经过时钟缓冲器cdclvd1204rgtt分成两路差分时钟信号，一路差分信号与ad转换器连接，为其提供采样时钟；另一路差分信号与fpga连接，为其提供工作时钟。