一种加速度计电容检测电路的制作方法

本发明涉及加速度计研究领域，具体地，涉及一种加速度计电容检测电路。

背景技术：

当前加速度计广泛应用于汽车、工业自动化、航空航天及其它众多领域。相比于压阻式加速度计，电容式加速度计以其低温度灵敏性而大受欢迎。另外，和模拟加速度计相比，数字加速度计具有无需额外的adc就可以直接进行误差矫正和补偿的优势成为主流选择。

图2是传统的开环加速度计电容检测电路，在传统的加速度计电容检测电路中有两个重要的模块，电容-电压转化器(c/v)及其后级的电压-数字转换器(v/d)。但是这种组合存在着三个主要的缺点：第一，转换为电压这种方式很容易受环境因素(如温度)，以及电路自身噪声的影响；第二，在大多数的电容检测电路中，c/v模块都消耗着相当多的功耗，因为它需要较大的带宽和很高的增益以实现低噪声的输出，这是低功耗设计很不希望的。第三，由于在mems制造过程中会存在大的工艺偏差，传感器敏感结构的基础电容可能会有很大变化，这将会给前端c/v设计带来很大的难题。

综上所述，本申请发明人在实现本申请发明技术方案的过程中，发现上述技术至少存在如下技术问题：

在现有技术中，现有的加速度计电容检测电路存在容易受到环境和自身因素影响，功耗较高的技术问题。

技术实现要素：

本发明提供了一种加速度计电容检测电路，解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响，功耗较高，实现了电路设计合理，不易受到环境和自身的影响，检测结果准确，且功耗较低的技术效果。

为解决上述技术问题，本申请提供了一种加速度计电容检测电路，所述电路包括：

调制器结构模块；电容补偿阵列模块；数模转换电路模块；输入共模补偿电路模块，其中，调制器结构模块用于将加速度计电容的变化转换为数字输出，电容补偿阵列模块用于抵消加速度计敏感结构中的基础电容失调和误差，数模转换电路模块用于实现一位数字输出到第一级开关电容积分器的反馈，输入共模补偿电路用于消除第一级开关电容积分器的输入共模电压偏差；电容补偿阵列连接在调制器模块第一级开关电容积分器的前端，数模转换电路在一位数字输出的控制下连接到第一级开关电容积分器，输入共模补偿电路采样第一级开关电容积分器的输出，求得共模电压后反馈到第一级开关电容积分器的输入消除其输入共模电压偏差。

进一步的，调制器结构模块包括：加速度计敏感结构的等效电容cs1、cs2，运算放大器amp1、amp2、amp3，比较器cmp，开关s1、…、s30，电容c1、…、c14，相关双采样电容ch1、ch2，第一级积分器电容cf1、cf2；

进一步的，电容补偿阵列模块包括：开关s31、s32和电容cc1、cc2。

进一步的，数模转换电路模块包括：开关s33、…、s40和电容cb1、cb2。

进一步的，输入共模补偿电路模块包括：单端运算放大器amp4，开关s41、…、s50，电容c15、c16、cfb1、cfb2。

进一步的，运算放大器amp1与开关s1、…、s8和电容cs1、cs2、ch1、ch2、cf1、cf2构成第一级开关电容积分器；运算放大器amp2与开关s9、…、s16和电容c1、c2、c11、c12构成第二级开关电容积分器；运算放大器amp3与开关s17、…s24和电容c3、c4、c13、c14构成第三级开关电容积分器；开关s25、…、s30与电容c5、…、c10构成求和电路；比较器cmp用作一位量化器；开关s31、s32与电容cc1、cc2构成基础电容补偿电路；开关s33、…、s40与电容cb1、cb2构成调制器输出到第一开关电容的负反馈；运算放大器amp4与开关s41、…、s50和电容c15、c16、c17、cfb1、cfb2构成输入共模负反馈电路。

进一步的，调制器结构模块中，开关s1一端连接参考电压vref,另一端链接到节点c；开关s2一端链接到节点c，另一端连接到电路的共模地或者地；开关s4连接在节点a与共模地之间，开关s3连接在节点b与共模地之间；电容cs1连接在节点c与节点a之间，电容cs2连接在节点c与节点b之间，电容ch1连接在节点a和运算放大器amp1的负输入端之间，电容ch2连接在节点b与运算放大器amp1的正输入端之间；开关s5连接在节点b与节点n1之间，开关s6连接在节点a与节点n2之间；开关s7连接在节点n1与运算放大器amp1的正输入端之间，开关s8连接在运算放大器amp1的负输入端与节点n2之间；积分电容cf1连接在运算放大器amp1的正输入端与负输出端之间，cf2连接在运算放大器amp1的负输入端与正输出端之间；开关s11连接在节点f与节点addp1之间，开关s12连接在节点e与addn1之间；开关s9连接在节点addn1与共模地之间，开关s10分别连接在节点addp1与共模地之间；开关s13连接在节点n3与共模地之间，开关s14连接在节点n4与共模地之间；开关s15连接在节点n3与运算放大器amp2的正输入端之间，开关s16分别连接在节点n4与运算放大器amp2的负输入端之间；电容c11跨接在运算放大器amp2的负输入端与正输出端之间，c12跨接在运算放大器amp2的正输入输出端与负输出端之间；开关s17连接在运算放大器amp2负输出端与节点addn2之间，开关s18连接在运算放大器amp2的正输出端与节点addn2之间；电容c3连接在节点addp2与节点n6之间，c4连接在节点addn2连接点与节点n5之间；开关s19连接在节点addn2与共模地之间，开关s20连接在addp2连接点与共模地之间；开关s21连接在节点n5与共模地之间，开关s22连接在节点n6与共模地之间；开关s23连接在节点n5与运算放大器amp3的正输入端之间，开关s24连接在节点n6与运算放大器amp3的负输入端之间；电容c13跨接在运算放大器amp3的负输入端与正输出端，c14跨接在运算放大器amp3的正输入输出端与负输出端；开关s25连接在节点n7与运算放大器amp3的负输出端，开关s26连接在运算放大器amp3正输出端与节点n8之间；开关s27连接在节点n7与共模地之间，开关s28连接在节点n8与共模地之间；电容c6连接在节点n7与节点n9之间，电容c5连接在开节点n8与节点n10之间；开关s29连接在节点n9与共模地之间，开关s30连接在节点n10与共模地之间；电容c7连接在节点addp1与节点n10之间，c8连接在addn1与节点n9之间；电容c9连接在节点addp2与节点n10之间，c10连接在addn2与节点n9之间。

进一步的，电容补偿阵列模块中，开关s31连接在参考电压vref端与节点n11之间；开关s32连接在节点n11和共模地或者地之间；电容补偿阵列cc1连接在节点n11与节点a之间，cc2连接在节点n11与节点b之间。

进一步的，数模转换电路模块中，开关s33连接在参考电压vref1端与节点n12之间，受输出y2控制，开关s34连接在参考电压vref2端与节点n12之间，受输出y1控制；开关s37连接节点n12与节点n14之间，开关s39连接在节点n14与共模地之间；电容cb2连接在节点n14与节点b之间；开关s35连接在参考电压vref2端与节点n13之间，受输出y2控制；开关s36连接在参考电压vref1端与节点n13之间，受输出信号y1控制；开关s38连接在节点n13与节点n15之间，开关s40连接在节点n15与共模地之间；电容cb1连接在节点n15与节点a之间。

进一步的，输入共模补偿电路模块中，开关s47连接着节点n16与共模地，电容c15连接在节点n16与节点n19之间，电容c16连接在节点n16与节点n18之间，开关s48连接着节点n16和运算放大器amp4的负输入端；开关s49连接运算放大器amp4的负输入端与节点n17之间，开关s50连接在节点n17与运算放大器amp4的正输入端之间；电容c17连接在节点n17与运算放大器amp4的输出端；开关s41连接节点n20与节点n18之间，开关s42连接在节点n19与节点n20之间；开关s45连接节点n18与节点f之间，开关s46连接在节点n19与节点e之间；开关s43连接在节点n20与节点n21之间，开关s44连接在节点n21与共模地之间；电容cfb1连接在节点n21与a之间，电容cfb2连接在节点n21与节点b之间。

本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请中的新的集成检测电路，通过将敏感结构与sigma-delta调制器结合来解决上述的问题，敏感结构的差分电容被用作sigma-delta调制器的采样电容；差分电容的变化直接转换成了sigma-delta环路中的误差信号，因而这里就不再需要把电压作为转换中介；该结构还有另一个好处，前端运放仅仅是一个简单的集成运放，而不在是需要消耗掉大量功耗的c/v，因此，有效降低了系统的功耗；同时为了解决前端输入共模得到问题，本申请也提出了一个适当的输入共模补偿反馈电路；所以，解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响，且功耗较高，不便于加工的技术问题，进而实现了电路设计合理，不易受到环境和自身的影响，检测结果准确，且功耗较低的技术效果。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；

图1是集成三阶电荷sigmadelta电容检测电路连接示意图；

图2传统sigmadelta加速度计电容检测电路示意图；

图3是数字加速度计电容检测电路应用实例示意图；

图4是non-overlappingclock(非重叠时钟)要求的时序示意图。

具体实施方式

本发明提供了一种加速度计电容检测电路，解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响，功耗较高，实现了电路设计合理，不易受到环境和自身的影响，检测结果准确，且功耗较低的技术效果。

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

请参考图1，本申请提供了本发明的集成加速度计电容检测电路，通过将加速度计敏感结构与sigma-delta调制器相结合，敏感结构的差分电容被用作sigma-delta调制器的采样电容，其具体的电路连接如图1所示。图1可分为四个模块，采用三阶前馈求和的sigma-delta调制器结构的模块①；电容补偿阵列模块②；数字输出反馈到第一级积分器的数模转换电路模块③；输入共模补偿电路模块④。模块①中包含加速度计敏感结构的等效电容【cs1】【cs2】，运放【amp1】【amp2】【amp3】和比较器【cmp】以及开关【s1】…【s30】，电容【c1】…【c14】，相关双采样电容【ch1】【ch2】，第一级积分器电容【cf1】【cf2】,模块②中包含开关【s31】【s32】和电容【cc1】【cc2】，模块③中包含开关【s33】…【s40】以及电容【cb1】【cb2】，模块④中包含单端运放【amp4】，开关【s41】…【s50】，电容【c15】【c16】【cfb1】【cfb2】。两相非重叠时钟信号【φ1】【φ2】。

运放【amp1】与开关【s1】…【s8】，电容【cs1】【cs2】【ch1】【ch2】【cf1】【cf2】构成第一级开关电容积分器；运放【amp2】与开关【s9】…【s16】，电容【c1】【c2】【c11】【c12】构成第二级开关电容积分器；运放【amp3】与开关【s17】…【s24】，电容【c3】【c4】【c13】【c14】构成地三级开关电容积分器；开关【s25】…【s30】，电容【c5】…【c10】构成求和电路；比较器【cmp】用作一位量化器；开关【s31】【s32】与电容【cc1】【cc2】构成基础电容补偿电路；开关【s33】…【s40】与电容【cb1】【cb2】构成调制器输出到第一开关电容的负反馈；运放【amp4】与开关【s41】…【s50】，电容【c15】【c16】【c17】【cfb1】【cfb2】构成输入共模负反馈电路。

电路模块①中，开关【s1】一端连接参考电压【vref】,另一端链接到节点【c】。开关【s2】一端链接到节点【c】，一端连接到电路的共模地或者地。开关【s4】连接在节点【a】与共模地之间，开关【s3】连接在节点【b】与共模地之间。电容【cs1】连接在节点【c】与节点【a】之间，电容【cs2】连接在节点【c】与节点【b】之间，电容【ch1】连接在节点【a】和运放【amp1】的负输入端之间，电容【ch2】连接在节点【b】与运放【amp1】的正输入端之间。开关【s5】连接在节点【b】与节点【n1】之间，开关【s6】连接在节点【a】与节点【n2】之间。开关【s7】连接在节点【n1】与运放【amp1】的正输入端之间，开关【s8】连接在运放【amp1】的负输入端与节点【n2】之间。积分电容【cf1】连接在运放【amp1】的正输入端与负输出端之间，【cf2】连接在运放【amp1】的负输入端与正输出端之间。开关【s11】连接在节点【f】与节点【addp1】之间，开关【s12】连接在节点【e】与【addn1】之间。开关【s9】连接在节点【addn1】与共模地之间，开关【s10】分别连接在节点【addp1】与共模地之间。开关【s13】连接在节点【n3】与共模地之间，开关【s14】连接在节点【n4】与共模地之间。开关【s15】连接在节点【n3】与运放【amp2】的正输入端之间，开关【s16】分别连接在节点【n4】与运放【amp2】的负输入端之间。电容【c11】跨接在运放【amp2】的负输入端与正输出端之间，【c12】跨接在运放【amp2】的正输入输出端与负输出端之间。开关【s17】连接在运放【amp2】负输出端与节点【addn2】之间，开关【s18】连接在运放【amp2】的正输出端与节点【addn2】之间。电容【c3】连接在节点【addp2】与节点【n6】之间，【c4】连接在节点【addn2】连接点与节点【n5】之间。开关【s19】连接在节点【addn2】与共模地之间，开关【s20】连接在【addp2】连接点与共模地之间。开关【s21】连接在节点【n5】与共模地之间，开关【s22】连接在节点【n6】与共模地之间。开关【s23】连接在节点【n5】与运放【amp3】的正输入端之间，开关【s24】连接在节点【n6】与运放【amp3】的负输入端之间。电容【c13】跨接在运放【amp3】的负输入端与正输出端，【c14】跨界在运放【amp3】的正输入输出端与负输出端。开关【s25】连接在节点【n7】与运放【amp3】的负输出端，开关【s26】连接在运放【amp3】正输出端与节点【n8】之间。开关【s27】连接在节点【n7】与共模地之间，开关【s28】连接在节点【n8】与共模地之间。电容【c6】连接在节点【n7】与节点【n9】之间，电容【c5】连接在开节点【n8】与节点【n10】之间。开关【s29】连接在节点【n9】与共模地之间，开关【s30】连接在节点【n10】与共模地之间。电容【c7】连接在节点【addp1】与节点【n10】之间，【c8】连接在【addn1】与节点【n9】之间。电容【c9】连接在节点【addp2】与节点【n10】之间，【c10】连接在【addn2】与节点【n9】之间。

电路模块②中，开关【s31】连接在参考电压【vref】与节点【n11】之间。开关【s32】连接在节点【n11】和共模地或者地之间。电容补偿阵列【cc1】连接在节点【n11】与节点【a】之间，【cc2】连接在节点【n11】与节点【b】之间。

电路模块③中，开关【s33】连接在参考电压【vref1】与节点【n12】之间，受输出【y2】控制，开关【s34】连接在参考电压【vref2】与节点【n12】之间，受输出【y1】控制。开关【s37】连接节点【n12】与节点【n14】之间，开关【s39】连接在节点【n14】与共模地之间。电容【cb2】连接在节点【n14】与节点【b】之间。开关【s35】连接在参考电压【vref2】与节点【n13】之间，受输出【y2】控制。开关【s36】连接在参考电压【vref1】与节点【n13】之间，受输出信号【y1】控制。开关【s38】连接在节点【n13】与节点【n15】之间，，开关【s40】连接在节点【n15】与共模地之间。电容【cb1】连接在节点【n15】与节点【a】之间。

电路模块④中，开关【s47】连接着节点【n16】与共模地，电容【c15】连接在节点【n16】与节点【n19】之间，电容【c16】连接在节点【n16】与节点【n18】之间，开关【s48】连接着节点【n16】和运放【amp4】的负输入端。开关【s49】连接运放【amp4】的负输入端与节点【n17】之间，开关【s50】连接在节点【n17】与运放【amp4】的正输入端之间。电容【c17】连接在节点【n17】与运放【amp4】的输出端。开关【s41】连接节点【n20】与节点【n18】之间，开关【s42】连接在节点【n19】与节点【n20】之间。开关【s45】连接节点【n18】与节点【f】之间，开关【s46】连接在节点【n19】与节点【e】之间。开关【s43】连接在节点【n20】与节点【n21】之间，开关【s44】连接在节点【n21】与共模地之间。电容【cfb1】连接在节点【n21】与【a】之间，电容【cfb2】连接在节点【n21】与节点【b】之间。

本发明的数字加速计电容检测电路，需要由外部产生稳定的直流供电电压和时钟信号，在经过检测电路处理之后，加速度信号直接转换为数字串行信号输出，在后级的数字电路中完成降采样和数字滤波，并且可以对结果做数字补偿，在经过数字电路的处理与补偿之后，后边可直接到单片机或上位机，由它们将数字信号读出。作为它们加速度信号的数据源。如图3所示的电路框图，其所采用的两相非重叠时钟的时序关系如图4所示。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请中的新的集成检测电路，通过将敏感结构与sigma-delta调制器结合来解决上述的问题，敏感结构的差分电容被用作sigma-delta调制器的采样电容；差分电容的变化直接转换成了sigma-delta环路中的误差信号，因而这里就不再需要把电压作为转换中介；该结构还有另一个好处，前端运放仅仅是一个简单的集成运放，而不在是需要消耗掉大量功耗的c/v，因此，有效降低了系统的功耗；同时为了解决前端输入共模得到问题，本申请也提出了一个适当的输入共模补偿反馈电路；所以，解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响，且功耗较高，不便于加工的技术问题，进而实现了电路设计合理，不易受到环境和自身的影响，检测结果准确，且功耗较低的技术效果。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。