一种可配置的高速记录板卡的制作方法

本实用新型涉及一种可配置的高速记录板卡。

背景技术：

随着芯片性能的提升，雷达信号处理系统数据处理能力有了极大的提升，数据量爆发式增长，对于雷达信号的记录和存储板卡的容量和速率提出了更高要求。在采用Serial RapidIO（简称SRIO）作为传输总线的雷达信号处理系统中，通常是高速记录板卡保存雷达前端传来的数据，数据处理板卡从记录板卡读取数据进行处理。目前的高速记录板卡能够记录一种雷达信号数据和连接1个数据处理板卡。

VPX（VME International Trade Association）架构的雷达处理系统在体积、功耗、散热、抗震等方面有良好表现。在高速串行通信方面，FPGA（Field－Programmable Gate Array，现场可编程门阵列）应用广泛，已能达到大于10Gbps的带宽，相比ASIC芯片，FPGA更加灵活，扩展性更好。

本实用新型设计了一种可配置的高速记录板卡，符合VPX架构标准，采用FPGA实现SRIO高速串行通信。

技术实现要素：

本实用新型为了弥补现有技术的缺陷，提供了一种简单高效的可配置的高速记录板卡。

本实用新型是通过如下技术方案实现的：

一种可配置的高速记录板卡，其特征在于：FPGA板卡上设有软核CPU模块，数据转发模块，SRIO接口模块，SRIO通道控制模块，DDR3接口模块，NAND Flash控制模块，千兆以太网接口模块和串口RS232接口模块；所述数据转发模块，SRIO通道控制模块，DDR3接口模块，NAND Flash控制模块，千兆以太网接口模块和串口RS232接口模块均连接到软核CPU模块；所述数据转发模块还连接到SRIO接口模块和NAND Flash控制模块；所述NAND Flash控制模块连接有NAND Flash芯片，所述DDR3接口模块连接有DDR3芯片，所述千兆以太网接口模块连接有RJ45接口，所述串口RS232接口模块连接有RS232转换芯片。

所述数据转发模块用于实现各个模块数据间的传输。

所述SRIO接口模块用于实现雷达数据收发，最高能够达到40Gbps通信带宽；且SRIO接口模块可以采用2路SRIOx4接口，对外实现2路数据通信，也可以采用1路SRIOx8接口，对外实现1路数据通信。

所述SRIO通道控制模块用于根据配置命令实现1路SRIOx8和2路SRIOx4的切换。

所述DDR3接口模块用于连接DDR3芯片，实现数据缓存，并根据配置命令分为两组或者当做一组。

所述NAND Flash控制模块用于连接NAND Flash芯片，实现数据存取，并根据配置命令分为两组或者当做一组。

所述千兆以太网模块和串口RS232接口模块用于接收来自其他板卡的控制命令，所述软核CPU模块采用Microblaze处理器，根据千兆以太网模块和串口RS232模块接收到的命令，配置实现1路SRIOx8或者2路SRIOx4。

本实用新型的有益效果是：该可配置的高速记录板卡，有2路SRIOx4通道，发挥了FPGA实现高速串行接口的高性能和可扩展性，同时好能够通过操作人员配置实现1路SRIOx8通信或者2路SRIOx4。

附图说明

附图1为本实用新型可配置的高速记录板卡结构示意图。

附图2为本实用新型可配置的高速记录板卡配置为2路SRIOx4时的工作概况示意图。

附图3为本实用新型可配置的高速记录板卡配置为1路SRIOx8时的工作概况示意图。

具体实施方式

为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图和实施例，对本实用新型进行详细的说明。应当说明的是，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

该可配置的高速记录板卡，FPGA板卡上设有软核CPU模块，数据转发模块，SRIO接口模块，SRIO通道控制模块，DDR3接口模块，NAND Flash控制模块，千兆以太网接口模块和串口RS232接口模块；所述数据转发模块，SRIO通道控制模块，DDR3接口模块，NAND Flash控制模块，千兆以太网接口模块和串口RS232接口模块均连接到软核CPU模块；所述数据转发模块还连接到SRIO接口模块和NAND Flash控制模块；所述NAND Flash控制模块连接有NAND Flash芯片，所述DDR3接口模块连接有DDR3芯片，所述千兆以太网接口模块连接有RJ45接口，所述串口RS232接口模块连接有RS232转换芯片。

所述数据转发模块用于实现各个模块数据间的传输。

所述SRIO接口模块用于实现雷达数据收发，最高能够达到40Gbps通信带宽；且SRIO接口模块可以采用2路SRIOx4接口，对外实现2路数据通信，也可以采用1路SRIOx8接口，对外实现1路数据通信。

所述SRIO通道控制模块用于根据配置命令实现1路SRIOx8和2路SRIOx4的切换。

所述DDR3接口模块用于连接DDR3芯片，并实现数据缓存，根据配置命令分为两组或者当做一组。

所述NAND Flash控制模块用于连接NAND Flash芯片，实现数据存取，并根据配置命令分为两组或者当做一组。

所述千兆以太网模块和串口RS232接口模块用于接收来自其他板卡的控制命令，所述软核CPU模块采用Microblaze处理器，根据千兆以太网模块和串口RS232模块接收到的命令，配置实现1路SRIOx8或者2路SRIOx4。

所述FPGA板卡采用Xilinx的K7系列420T FPGA实现。

使用时，将该可配置的高速记录板卡放入6U VPX架构的雷达信号处理系统中，待整个系统上电启动后，在计算单元中使用读写测试软件。

当SRIO接口模块采用2路SRIOx4接口时，通过串口或千兆以太网配置为2路SRIOx4功能，对外实现2路数据通信，DDR3芯片和NAND Flash芯片也相应的分成两部分，在两块数据处理板卡上各自运行测试程序，写入大量数据，然后读出，对比是否一致。能够实现一个板卡记录两种数据，供两个数据处理板卡读取数据，灵活性高。记录时，判断数据通过哪个SRIOx4接口进入板卡，使用相应的DDR3芯片缓存，存入相应的NAND Flash芯片；读取时，判断是哪个SRIOx4接口连接的板卡需要数据，从相应的NAND Flash芯片读取数据，经过DDR3芯片缓存和SRIOx4接口通道将数据发送出去。

当SRIO接口模块采用1路SRIOx8接口时，通过串口或千兆以太网配置为1路SRIOx8功能，对外实现1路数据通信，DDR3芯片和NAND Flash芯片各自当做一个整体，在数据处理板卡上运行测试程序，写入大量数据，然后读出，对比是否一致。一个板卡记录一种数据，供一个数据处理板卡读取，存储容量更大，存储速率更高。记录时，数据通过SRIOx8接口进入板卡，使用DDR3芯片缓存，存入NAND Flash芯片；读取时，从NAND Flash芯片读取数据，经过DDR3芯片缓存和SRIOx8接口通道将数据发送出去。