一种用于抗静电损伤测试的电路测试板的制作方法

本实用新型涉及一种电路测试板。更具体地，涉及一种用于抗静电损伤测试的电路测试板。

背景技术：

静电放电(ESD，electrostatic discharge)是电子工业最花代价的损坏原因之一。随着IC产品的制造工艺不断微小化，ESD引起的产品失效问题越来越突出。静电会使MOS集成电路的输入端、输出端漏电流增加，静态功耗电流增大，输入端的MOS管发生栅穿等。

为了能够了解我们所制造的IC产品的抵抗静电打击的能力，提升产品的质量，减少因ESD而引起的损伤，世界各地的IC工程师们研制出了许多静电放电模拟器，用来模拟现实生活中的静电放电现象，在常规的静点测试当中，测试人员经常用静电模拟器对插接在面包板上的芯片进行测试，但是用该方法测试时由于芯片的管脚之间的距离非常近，容易产生电弧，同时测试中引线非常细，会有很大的内阻，抗静电测试结果会受到影响。

本发明设计了一种适用于静电模拟器的静电损伤测试板，方便测试人员测试芯片的静电放电故障临界电压，且可以避免电弧，减小引线电阻。

技术实现要素：

本实用新型的目的在于提供一种用于抗静电损伤测试的电路测试板。

为达到上述目的，本实用新型采用下述技术方案：

一种用于抗静电损伤测试的电路测试板，包括：芯片接入部、接线部和开关部，其特征在于，通过芯片接入部将待测芯片接入电路测试板，接线部将芯片接入部与开关部电连接，在测试时，接线部将开关部选择的外接电源的电信号传递至待测芯片，以选择性地对待测芯片的管脚进行抗静电测试。

优选地，接线部包括接线柱和PCB板，其中接线柱布置在布线电路板上。

优选地，芯片接入部布置在PCB板上，并且通过PCB板上的布线与接线柱电连接。

优选地，开关部包括多个单刀双掷开关，开关部是耐高压的。

优选地，单刀双掷开关的第一端子与外接电源的正极电连接，单刀双掷开关的第二端子与外接电源的负极电连接，以及单刀双掷开关的第三端子与接线柱电连接。

优选地，接线柱的数量与芯片接入部的管脚数相等。

优选地，一半数量的接线柱位于芯片接入部的第一侧且位于第一侧的接线柱分为靠近第一侧和远离第一侧的两排，而另一半数量的接线柱位于芯片接入部的第二侧且位于第二侧的接线柱分为靠近第二侧和远离第二侧的两排。

优选地，在芯片部的每一侧，将靠近芯片接入部的接线柱与芯片接入部电连接的布线和将远离芯片接入部的接线柱与芯片接入部电连接的布线位于PCB板的不同表面上。

优选地，电路测试板还包括正负极接口，正负极接口与外接电源的正负极连接。

优选地，基板是绝缘的，其中，基板上布置有开关部、接线部和正负极接口。

本实用新型的有益效果如下：

本实用新型所述技术方案提供的电路测试板适用于多种类型的芯片，在测试时引线内阻小且管脚之间不易产生电弧，为芯片的抗静电测试提供了更精确的测试结果。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明：

图1为示出根据本公开的电路测试板的框图；

图2为根据本公开一个实施例中PCB板上的电路版图；

图3为示出根据本公开一个实施例中基板和PCB板的电路连接示意图；以及

图4为示意性示出图3中实施例的电路连接示意图中两个接线柱与开关和外接电源的正负极端子之间具体连接关系的图。

具体实施方式

为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。

应理解，说明书中所述的序数词第一、第二等只是为了描述的清楚，而不是为了限制元件、部件或组件等的顺序，即，描述为第一元件、部件和组件以及第二元件、部件或组件也可以表述为第二元件、部件和组件以及第一元件、部件或组件。

本实用新型提供的电路测试板适用于进行芯片管脚之间的抗静电损伤测试。

图1为示出根据本公开的电路测试板1000的框图。

如图1所示，电路测试板1000包括芯片接入部1002、接线部1004和开关部1006。

芯片接入部1002为接纳待测芯片的部件，可以为双列直插插座，在本实施例中，芯片接入部1002的数量为1，应理解，本公开不限于此。芯片接入部1002的管脚数量可以为14、16、20等偶数，优选地，可以为40个(但不限于此)，其管脚与待测芯片的管脚一一对应，可以用于固定待测芯片，并与待测芯片的相应管脚电连接。应理解，芯片接入部1002的结构并不限于这样的形式。相应地，应理解本公开的电路测试板1000可以对任意能够经由芯片接入部1002电连接的芯片进行静电损伤测试。

接线部1004包括接线柱1004-1、1004-2、1004-3和1004-4和PCB板2000(未在图1中具体示出，将在下文中结合附图2和附图3详细描述)。接线部1004与电路测试板1000中的各个部件电连接，用于传递电信号，并且在传递电信号的同时，达到避免电弧和减小误差的目的。接线部1004包括接线柱1004-1、1004-2、1004-3和1004-4以及PCB板，其中接线柱1004-1、1004-2、1004-3和1004-4布置在PCB板上。

开关部1006为多个开关。优选地，开关部1006中开关的数量与芯片接入部1002的管脚数量相等，开关部1006用于选择参与测试的芯片管脚。优选地，在本公开的实施例中，开关部1006中的开关可以为单刀双掷开关。应理解，开关部1006可以由任意能够起到多路选择作用的元件组成。

根据本公开的电路测试板，还可包括基板和正负极接口(未在图1中示出，将在下文结合附图2和附图3详细描述)。在这样的实施例中，基板位于电路测试板1000的最下层，基板上布置有PCB板和开关部1006，PCB板上布置有芯片接入部1002和接线柱1004-1、1004-2、1004-3和1004-4。(具体连接关系将在下文分别详细描述)。

图2为根据本公开一个实施例中PCB板2000上的电路版图。

如图2所示，图中示意性地示出了PCB板2000上的布线方式以及接线柱1004-1、1004-2、1004-3和1004-4在PCB板2000上的布局。

电路版图中的各个部分分别以其对应的部件标号来表示。

如图2所示，在PCB板2000上布置有芯片接入部1002和接线部1004中的四排接线柱1004-1、1004-2、1004-3和1004-4。接线柱1004-1、1004-2、1004-3和1004-4分列在芯片接入部1002的两侧。在图2中示出了具有40个管脚的芯片接入部1002，相应地，在该实施例中，与芯片接入部1002的管脚具有相同数量的接线柱1004-1、1004-2、1004-3和1004-4的总个数也为40个。但应理解，本公开的实施例不限于此。此外，接线柱1004-1、1004-2、1004-3和1004-4之中布置在芯片接入部1002每一侧的数量相等。并且位于芯片接入部1002的第一侧的接线柱1004-1和1004-2分为靠近芯片接入部1002的第一侧的接线柱1004-1和远离芯片接入部1002的接线柱1004-2，位于芯片接入部1002的第二侧的接线柱1004-3和1004-4分为靠近芯片接入部1002的第二侧的接线柱1004-3和远离芯片接入部1002的接线柱1004-4。此外，与图2所示的接线柱1004-1和接线柱1004-3相连接的引线布于PCB板2000的下层，与图2所示的接线柱1004-2和接线柱1004-4相连接的引线布于PCB板2000的上层。应理解，与图2所示的接线柱1004-1及接线柱1004-3相连接的引线和与图2所示的接线柱1004-2和接线柱1004-4相连接的引线布于不同的层即可。

从图2中布局应理解，分排布置可以使接线柱1004-1、1004-2、1004-3和1004-4中的每个间的距离增大，同时使将接线柱1004-1、1004-2、1004-3和1004-4中的每个与芯片接入部1002的相应管脚电连接的布线之间的距离尽可能地增大，不同层的布线方式更增大了引线间的绝缘距离，从而良好地避免了管脚间电弧产生，此外，距离的增大也可以使设计者在布线时尽可能地加粗布线，从而减小引线电阻。

图3为示出根据本公开一个实施例中基板3000和PCB板的电路连接示意图。

如图所示，图中间的方框部分为PCB板2000，PCB板2000固定在基板3000上方。

基板3000由绝缘材料形成，优选地为木板。应理解基板3000也可以由塑料、有机聚合材料等绝缘材料形成。此外，如图所示，在本实施例中，开关部1006布置在基板上，且数量与芯片接入部1002的管脚数量相等，即，与布置在PCB板2000上的接线柱1004-1、1004-2、1004-3和1004-4的数量相等。为方便连线，开关部1006相对于PCB的位置与接线柱1004-1、1004-2、1004-3和1004-4相对于芯片接入部1002的位置类似。如图3中所示，布置成开关部1006-1、1006-2、1006-3和1006-4。应理解，这样的布局避免了管脚间电弧产生，减小了引线电阻。

此外基板3000上还可包括正负极接口(未示出)，与外接电源的正负极端子VCC和GND连接。

此外，PCB电路板2000的尺寸取决于芯片接入部1002的个数，在本实施例中，芯片接入部1002的数量为1个，芯片接入部1002的两排排针之间的距离为100mil，其尺寸为2000mil×640mil，PCB电路板2000的尺寸为5200mil×5420mil，用于连接芯片接入部1002的管脚和接线柱1006之间的引线宽度为20mil，相邻的两个接线柱之间的距离为370mil，两排接线柱1004-1与1004-2之间、接线柱1004-3与1004-4之间的距离为790mil。基板3000的大小为50cm×40cm。

在实际静电测试过程中，可以有三类测试方式：

1、把待测芯片的电源管脚接正电压，把其它除了GND以外的管脚都接负电压，开始静电测试，这个过程测试的是电源管脚与其它除了GND以外的管脚之间的静电防护能力；反之，把芯片的电源管脚接负电压，把其它除了GND以外的管脚都接负电压，开始静电测试。这两种测试涵盖了对电源的两种电压下的抗静电能力的测试。

2、把芯片的GND管脚接正电压，把其它除了电源以外的管脚都接负电压，开始静电测试，这个过程测试的是GND管脚与其它除了电源以外的管脚之间的静电防护能力；反之，把芯片的GND管脚接负电压，把其它除了电源以外的管脚都接负电压，开始静电测试。这两种测试涵盖了对GND的两种电压下的抗静电能力的测试。

3、把芯片的除了电源和GND之外的其它管脚之一A(在图中以其对应的接线柱标示A)接正电压，把除了上述三个管脚(电源、GND、A)之外的管脚接负电压，开始静电测试，这个过程测试的是A管脚与其他除了电源和GND以外的管脚之间的抗静电能力；反之，把芯片的A管脚接负电压，把除了上述三个管脚(电源、GND、A)之外的管脚接正电压，开始静电测试。这两种测试涵盖了对A管脚的两种电压下的抗静电能力的测试。同理对芯片中其它管脚进行静电测试。

图4为示意性示出图3中实施例的电路连接示意图中两个接线柱与开关和正负极接口之间具体连接关系的图。

如图4所示，图中示意性地示出接线柱1和2与开关部1006中的开关S1和S2以及与外接电源的正负极端子VCC和GND之间的具体连接关系。

具体地，如图所示，开关S1的第一端子与外接电源的正极端子VCC电连接，开关S1的第二端子与外接电源的正极端子GND电连接，开关S1的第三端子与接线柱1电连接。类似地，开关S2的第一端子与外接电源的正极端子VCC电连接，开关S2的第二端子与外接电源的正极端子GND电连接，开关S2的第三端子与接线柱2电连接。如果用户想要测试与接线柱1和接线柱2连接的芯片接入部1002的相应管脚电连接的芯片管脚间的静电损伤，则可将开关S1和开关S2置于不同的电源端子，使两个芯片管脚间产生电压差，以进行静电损伤测试，而当开关S1和开关S2置于相同的电源端子时，两个芯片管脚之间没有形成电压差，则不能进行抗静电损伤测试，从而通过开关S1和开关S2完成了电路选择。

应理解，其他接线柱、开关、与外界电源的正负极端子之间的连接关系与此类似。还应理解，开关S1和S2还可以是任意能够起到选择作用的元件。

显然，本实用新型的上述实施例仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。