基于FPGA和多个多核DSP的SAR前侧视成像方法与流程

本发明属于数字信号处理技术领域，涉及一种sar前侧视成像方法，具体是一种基于fpga和多个多核dsp的sar前侧视成像方法，可应用于高速飞行器快速成像处理等领域。

背景技术：

合成孔径雷达(syntheticapertureradar，sar)是雷达成像的主体，其应用范围最广。合成孔径雷达成像技术通过对雷达回波信号矩阵进行距离维和方位维两维处理，获得距离维和方位维两维高分辨率的sar图像，将目标的形状和精细结构特征清晰地呈现出来，大大提高了对目标的检测和鉴别能力。

在实际应用中，由于要保证高速飞行器具有一定的机动能力，进行例如转弯变向等动作，因此需要雷达能够对目标场景进行提前观测，这就要求sar成像算法工作于前侧视模式下，相比工作于传统的正侧视模式，前者的运算量要大的多，成像的实时性难以保证，限制了sar成像技术在高速飞行器中的应用。现有sar前侧视成像算法可以分为两类：一类是基于傅里叶变换的频域sar成像算法，另一类是基于逐像素点插值和相干积累的时域sar成像算法。然而，大多数频域sar成像算法对目标传输函数进行了近似，这些成像算法中的近似条件对sar参数较为敏感，在大场景成像中带来较为严重的空变误差，导致sar图像质量变差，从而限制了sar成像技术在高速飞行器中的应用范围。

为了解决上述问题，现有的研究现状是，一方面，使用频域sar成像算法，并控制sar成像的场景范围。该种方法降低了sar成像算法的运算复杂度，保证了sar成像的实时性。但是该种方法仅适用于成像场景范围不大的情况，在成像场景范围较大的情况下，该种成像方法运算复杂度增加，sar成像的实时性降低；另一方面，采用时域sar成像算法，并增加信号处理机上数字信号处理芯片的个数。时域成像算法观测几何灵活、聚焦精度高、图像分辨率可控，并且时域成像算法具有较高的并行度，但时域sar成像算法的计算复杂度十分巨大，通过增加信号处理机上数字信号处理芯片的个数，可以有效解决时域成像算法因计算复杂度巨大而导致的实时性差的问题。赵浩浩在2019年3月发表的名为大斜视时域sar成像算法的多核dsp并行架构实现技术一文中，公开了一种利用四个多核dsp，两两分组，并采用组内流水，组间乒乓的方式，实现对大斜视时域sar成像算法的处理方法，该方法利用时域sar成像算法解决了频域成像算法在大斜视角下成像质量较差的问题。但是，该方法的不足之处是：第一，该方法采用的时域sar成像算法利用两维插值的方式实现子孔径图像融合，导致时域sar成像算法计算复杂度增加，该方法成出一幅sar前侧视图像的时间需要2058ms，时域sar成像算法实时性差的问题依然存在。第二，该方法设计的多核dsp并行架构未能充分利用多核dsp芯片的信号处理能力，使用较多硬件资源，信号处理机功耗较大。

技术实现要素：

本发明的目的在于针对上述技术中存在的不足，提出一种基于fpga和多个多核dsp的sar前侧视成像方法，用于解决现有高速飞行器sar成像平台中存在的成像算法实时性差的技术问题。

为实现上述目的，本发明采取的技术方案，包括如下步骤：

(1)初始化信号处理机及sar参数：

初始化信号处理机上的fpga获取sar向目标场景发送载频为fc的线性调频信号所产生的回波采样矩阵为sm×n；初始化信号处理机上的g个并行排列的多核dsp芯片为{dsp1,dsp2,…,dspn,…,dspg}；初始化包括合成孔径长度l、子孔径长度lsub以及斜距rs的sar参数；其中，m为距离维采样点数，n为方位维采样点数，dspn为第n个包含q个核的dsp芯片，g为多核dsp芯片的个数，q≥8，g≥3，n∈[1,g]；

(2)fpga获取回波信号矩阵块并发送：

fpga对回波采样矩阵sm×n进行距离维脉冲压缩，得到距离维脉冲压缩后回波信号矩阵并将依方位维划分为与多核dsp芯片个数相等的g个回波信号矩阵块后，将第n个回波信号矩阵块发送至对应的dspn内存中，其中，gn为的列数，p为距离维脉冲压缩；

(3)dspn对回波信号矩阵块进行距离维fft插值：

dspn将回波信号矩阵块依方位维划分为q个回波信号矩阵块并通过第q核以j为插值倍数对进行距离维fft插值，得到距离维fft插值后回波信号矩阵块表示距离维fft插值后第q+1个回波信号矩阵块，其中，gn(q+1)为的列数，k为进行距离维fft插值后距离维点数，k＝m×j，i为fft插值，q∈{0,1,…,q-1}；

(4)dspn对距离维fft插值后回波信号矩阵块进行bp积分：

(4a)dspn在以sar的合成孔径中心为极点、sar的航迹为极轴的统一极坐标系(r,θ)中，计算sar到任意点目标u(ru,θu)的瞬时距离r(d；ru,θu)，其中，r和θ分别为极径和极角，ru为任意点目标u在(r,θ)中的极径，θu为任意点目标u在(r,θ)中的极角，d为sar在(r,θ)中的极径，d∈[-l/2,l/2)；

(4b)dspn依方位维将fft插值后回波信号矩阵块划分为个回波信号矩阵块并利用r(d；ru,θu)对进行bp积分，得到低分辨子孔径图像其中，为第x个回波信号矩阵块，gnx为的列数，sx为第x幅低分辨子孔径图像，

(5)dspn对进行子孔径图像融合；

(5a)dspn根据线性调频信号载频fc、合成孔径长度l、子孔径长度lsub、斜距rs，计算sx的真实波数谱中心kx，并通过kx对sx的波数谱中心进行校正，得到波数谱中心校正后的低分辨子孔径图像sx′为波数谱中心校正后的第x幅低分辨子孔径图像；

(5b)dspn对波数谱中心校正后的低分辨子孔径图像在方位维进行ifft，得到幅时域子孔径图像为波数谱中心校正后的第x幅时域子孔径图像，其中，t为时域；

(5c)dspn对幅时域子孔径图像在方位维进行叠加，得到全孔径波数谱sar图像；

(5d)dspn对全孔径波数谱sar图像在方位维进行fft，得到sar前侧视图像。

本方明与现有技术相比，具有如下优点：

1.本发明通过对bp积分后得到的低分辨子孔径图像进行波数谱中心校正，方位维ifft处理，最终通过子孔径图像叠加的方法实现子孔径图像融合，与现有采用在距离维与方位维进行二维插值实现子孔径图像融合的技术相比，本发明的成像算法计算复杂度大幅降低，因此多核dsp芯片的负载与开销得以降低，时域sar成像算法的实时性得到大幅提升，本发明成出一幅sar前侧视图像的时间仅需要789ms。

2.本发明对fft插值后的回波数据进行bp积分时，采用逐列的对回波数据进行bp积分的方法，相比于现有的对回波数据方位维进行分块bp积分的方法，解决了因回波数据量大而bp积分必须在计算速度较低的dsp内存中运行的问题，因此使用较少的硬件资源，即可保证成像算法的实时性，并且信号处理机的功耗更低。

附图说明

图1为本发明采用的信号处理机结构图；

图2为本发明的实现流程图；

图3为本发明回波采样矩阵sm×n的dsp片间数据划分示意图；

图4为本发明处理实测数据获得的sar前侧视图像。

具体实施方式

以下结合附图和具体实施例，对本发明作进一步详细描述：

参照图1，本发明所采用的信号处理机上包含有一片fpga芯片以及三个多核dsp芯片，其中，本实施例选用的fpga芯片为xilinx公司生产的xc7vx485tffg1927-2，该芯片的逻辑单元数量达485760个，dspslice数量达2800个，用户可用引脚数700个，高速串行收发器56个，可以实现各种高速串行总线协议，选用的dsp芯片为ti公司生产的tmsc320c6678，该芯片内部集成了8个处理器核心，主频最高可达1.4ghz，且允许多核处理器全速并行的执行计算任务；

参照图2，本发明包括如下步骤：

步骤1)初始化信号处理机及sar参数：

初始化信号处理机上的fpga获取sar向目标场景发送载频为fc的线性调频信号所产生的回波采样矩阵为sm×n；初始化信号处理机上的g个并行排列的多核dsp芯片为{dsp1,dsp2,…,dspn,…,dspg}；初始化包括合成孔径长度l、子孔径长度lsub以及斜距rs的sar参数；其中，m为距离维采样点数，n为方位维采样点数，dspn为第n个包含q个核的dsp芯片，g为多核dsp芯片的个数，q≥8，g≥3，n∈[1,g]；

本实施例中，信号处理机上的fpga通过模数转换芯片ads5463获取到回波采样矩阵sm×n，距离维采样点数m取值为1024，方位维采样点数n取值为2048，多核dsp芯片的个数g取值为3，dspn的核数q取值为8；

步骤2)fpga获取回波信号矩阵块并发送：

fpga对回波采样矩阵sm×n进行距离维脉冲压缩，得到距离维脉冲压缩后回波信号矩阵并参照图3将依方位维平均划分为与多核dsp芯片个数相等的g个回波信号矩阵块后，将第n个回波信号矩阵块发送至对应的dspn内存中，其中，gn为的列数，p为距离维脉冲压缩；

本实施例采用高速串行数据接口rapidio将划分后的g个回波信号矩阵块发送至对应的dspn内存，其中，高速串行数据接口rapidio的数据传输链路配置为4x模式，每条链路的传输速率为3.125gb/s，dspn内存指的是与dspn连接的容量为2gb的ddrsdram芯片；

步骤3)dspn对回波信号矩阵块进行距离维fft插值：

dspn将回波信号矩阵块依方位维划分为q个回波信号矩阵块并通过第q核以j为插值倍数对进行距离维fft插值，得到距离维fft插值后回波信号矩阵块表示距离维fft插值后第q+1个回波信号矩阵块，其中，gn(q+1)为的列数，k为进行距离维fft插值后距离维点数，k＝m×j，i为fft插值，q∈{0,1,…,q-1}，本实施例中，dspn的q个核通过edma的方式从ddrsdram芯片中获取各核对应的回波信号矩阵块至二级缓存之中进行fft插值，fft插值完成后，dspn的q个核再通过edma的方式将fft插值后回波信号矩阵块保存至ddrsdram中，插值倍数j取值为8；

步骤4)dspn对距离维fft插值后回波信号矩阵块进行bp积分：

步骤4a)dspn在以sar的合成孔径中心为极点、sar的航迹为极轴的统一极坐标系(r,θ)中，计算sar到任意点目标u(ru,θu)的瞬时距离r(d；ru,θu)，计算公式为：

其中，r和θ分别为极径和极角，ru为任意点目标u在(r,θ)中的极径，θu为任意点目标u在(r,θ)中的极角，d为sar在(r,θ)中的极径，d∈[-l/2,l/2)，在本实施例中，为提高成像算法计算的运行速度，dspn对瞬时距离r(d；ru,θu)的计算全部在二级缓存中进行；

步骤4b)dspn依方位维将fft插值后回波信号矩阵块划分为个回波信号矩阵块并利用r(d；ru,θu)对进行bp积分，得到低分辨子孔径图像计算公式为：

其中，exp[·]为以e为底的指数函数，j为虚数，krc＝4π/λ为距离波数中心，λ为线性调频信号载频fc对应的波长，dd为变量d的微分，为第x个回波信号矩阵块，gnx为的列数，sx为第x幅低分辨子孔径图像，

本实施例中，dspn将回波信号矩阵块逐点逐列地与指数项exp[jkrcr(d；ru,θu)]相乘，并将各列的计算结果进行累加，得到低分辨子孔径图像sx；

步骤5)dspn对进行子孔径图像融合；

步骤5a)dspn根据线性调频信号载频fc、合成孔径长度l、子孔径长度lsub、斜距rs，计算sx的真实波数谱中心kx，并通过kx对sx的波数谱中心进行校正，得到波数谱中心校正后的低分辨子孔径图像sx′为波数谱中心校正后的第x幅低分辨子孔径图像；

步骤5a1)dspn计算sx的真实波数谱中心：

其中，αu为第u个子孔径的中心，

步骤5a2)dspn将通过kx计算得到的波数谱中心校正相位hx与sx的积，作为对sx的波数谱中心校正结果，其中：

步骤5b)dspn对波数谱中心校正后的低分辨子孔径图像在方位维进行ifft，得到幅时域子孔径图像为波数谱中心校正后的第x幅时域子孔径图像，其中，t为时域；

本实施例中，对低分辨子孔径图像sx′进行方位维进行ifft时，dspn的q个核并行地对各核对应的数据块逐行的进行ifft；

步骤5c)dspn对幅时域子孔径图像在方位维进行叠加，得到全孔径波数谱sar图像；

步骤5c1)随机选定{dsp1,dsp2,…,dspn,…,dspg}中一个多核dsp芯片设为dspa，并将其余g-1个多核dsp芯片内的发送至dspa内存，其中，a∈[1,g]；

本实施例中，dspa为信号处理机上的dsp2，dsp1与dsp3分别通过高速串行数据接口hyperlink与pcie将芯片内的发送至dsp2上的ddrsdram中；

步骤5c2)dspa对其内存中的时域子孔径图像以及其他g-1个多核dsp芯片内的时域子孔径图像在方位维进行叠加，得到全孔径波数谱sar图像；

本实施例中，dspa的各个核逐行地对时域子孔径图像进行叠加，时域子孔径图像叠加部分为原时域子孔径图像的50％；

步骤5d)dspn对全孔径波数谱sar图像在方位维进行fft，得到sar前侧视图像，参照图4所示，图4为本发明处理雷达实测数据所成出的一幅场景大小为5km×5km的前侧视图像，成像效果良好。

以上所述，仅为本发明的一个具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。