一种红外焦平面读出电路的输出电路

1.本发明属于红外探测技术领域，具体涉及一种红外焦平面读出电路的输出电路。


背景技术：

2.红外探测常用于安防监控、医疗成像、军事、汽车等应用场景，随着信息技术的发展，对红外探测器的成像质量提出了更高的要求。
3.读出电路数据输出通常用一个单位增益缓冲器进行数据输出，在阵列规模增大及帧频提高的发展趋势下，为节省功耗，读出电路输出缓冲器通常分为输入级和输出级，其中输入级放置于列通道内，输出级则放置于列通道外，所有列共用一个或少数几个输出级，如图1所示。
4.每个列通道内的输入级将通过列选信号muxsel《n》控制，与输出级相连构成运算放大器，因此只有当列选信号有效时，输入级才与输出级相接。
5.输入级的inp端与列通道内的采样保持电路相接，采样保持电路将信号电压采样并保持在采样电容内，当列选信号有效时，通过输出级传输出去完成数据输出。在列选开关开启时，输入晶体管的漏端电压值发生改变，导致输入晶体管栅端寄生电容变化，导致最终的输出结果与采样结果不一致，从而影响了读出电路输出数据的准确性。本发明提出一种动态补偿电路对这种情况进行补偿，在采样时加入动态电流进行补偿，很好的消除了由于输入级晶体管漏端电压在列选阶段变化所带来的误差。


技术实现要素：

6.为了克服现有技术受输入级晶体管漏端电压在列选阶段变化从而影响读出电路输出数据的准确性的问题，本发明提供了一种红外焦平面读出电路的输出电路。本发明通过设置一种动态补偿电路进行补偿，在采样时加入动态电流进行补偿，很好的消除了由于输入级晶体管漏端电压在列选阶段变化带来的误差。
7.本发明通过下述技术方案实现：
8.一种红外焦平面读出电路的输出电路，包括动态电流补偿模块；
9.所述动态电流补偿模块用于在采样时进行动态电流补偿，以消除读出电路输出级晶体管漏端寄生电容在列选阶段变化所带来的误差。
10.优选的，本发明的输出电路还包括采样保持电路、列级通道输入级和芯片级输出级；
11.所述采样保持电路用于进行信号电压采样并保持在采样电容内；
12.所述列级通道输入级和芯片级输出级在列选阶段共同构成单位增益缓冲器，输出原始采样电压。
13.优选的，本发明的采样保持电路包括第一采样开关、第二采样开关和第一采样电容；
14.所述第一采样开关由采样信号控制，所述第二采样开关由读出信号控制；
15.所述第一采样电容用于在所述第一采样开关开启、第二采样开关关闭时，对输入的采样信号进行采样，并在所述第一采样开关关闭后保持所采样的电压值。
16.优选的，本发明的列级通道输入级包括第一输入晶体管、第二输入晶体管、第三输入晶体管、第一开关和第二开关；
17.所述第一输入晶体管的漏端通过所述第二开关控制与vxx1端相接；
18.所述第二输入晶体管的漏端通过所述第一开关控制与vxx2端相接；
19.所述第一开关和第二开关均由列选信号muxsel《n》控制；
20.所述列级通道输入级在列选信号有效时，与所述芯片级输出级共同构成单位增益缓冲器，所述芯片级输出级的输出端口vout输出电压值与所述第二输入晶体管的栅端电压相等；
21.所述第一输入晶体管的栅端接所述采样保持电路的采样电容正极板和所述动态电流补偿模块的输出端；
22.所述第一输入晶体管和第二输入晶体管的源端均与所述第三输入晶体管的漏端连接，所述第三输入晶体管的源端接地。
23.优选的，本发明的动态电流补偿模块的第一输入端与所述采样保持电路的第一采样电容正极板连接，所述动态电流补偿模块的第二输入端与所述列级通道输入级的第一输入晶体管的栅端连接，所述动态电流补偿模块的输出端与所述列级通道输入级的第一输入晶体管的栅端连接。
24.优选的，本发明的动态电流补偿模块包括第一晶体管、第二晶体管、钟控比较器和第二采样电容；
25.所述钟控比较器的正输入端通过第五开关与所述第二输入端相接；所述钟控比较器的负输入端通过第四开关接所述第二采样电容一端，所述第二采样电容的另一端接地；所述钟控比较器的负输入端通过第四开关、第三开关控制与所述第一输入端相接；所述钟控比较器的输出端与所述第一晶体管的栅端连接，所述第一晶体管的漏端通过第六开关控制与所述输出端相接，所述第一晶体管的源端与所述第二晶体管的漏端连接，所述第二晶体管的源端接地，所述第二晶体管的栅端接一固定电压。
26.优选的，本发明的第一晶体管作为开关使用，所述第一晶体管在其栅端为高电平时导通，在其栅端为低电平时关断。
27.优选的，本发明的第二晶体管作为电流源，所述第二晶体管可通过栅端电压控制其漏源电流大小，以进行动态电流补偿。
28.优选的，本发明的钟控比较器由列选信号muxsel《n》控制，所述钟控比较器在列选信号有效时进行比较；
29.所述钟控比较器的输出结果控制所述第一晶体管的导通与否。
30.优选的，本发明的第三开关由采样信号控制；
31.所述第四开关、第五开关和第六开关由列选信号muxsel《n》控制。
32.本发明具有如下的优点和有益效果：
33.本发明针对传统读出电路输出级在列选期间，由于输入晶体管漏端电压变化，导致采样电压发生变化而引入误差，提出动态电流补偿结构。在列选期间，通过提供动态电流补偿，消除了输出电压值与实际采样电压值之间的误差，提高了红外焦平面读出电路的精
度。
34.同时，本发明的动态电流补偿结构仅在列选阶段开启，消耗的功耗较小，不会为系统的功耗增加负担。
附图说明
35.此处所说明的附图用来提供对本发明实施例的进一步理解，构成本技术的一部分，并不构成对本发明实施例的限定。在附图中：
36.图1为传统读出电路输出级电路原理图。
37.图2为本发明实施例的读出电路原理图。
38.图3为本发明实施例的动态电流补偿模块原理图。
39.图4为本发明实施例的开关时序图。
40.附图中标记及对应的零部件名称：
41.10-采样保持电路，101-第一采样开关，102-第二采样开关，103-第一采样电容，20-列级通道输入级，201-第一输入晶体管，202-第二输入晶体管，203-第三输入晶体管，204-第一开关，205-第二开关，30-动态电流补偿模块，301-第一晶体管，302-第二晶体管，303-钟控比较器，304-第二采样电容，305-第三开关，306-第四开关，307-第五开关，308-第六开关，40-芯片级输出级，。
具体实施方式
42.在下文中，可在本发明的各种实施例中使用的术语“包括”或“可包括”指示所发明的功能、操作或元件的存在，并且不限制一个或更多个功能、操作或元件的增加。此外，如在本发明的各种实施例中所使用，术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
43.在本发明的各种实施例中，表述“或”或“a或/和b中的至少一个”包括同时列出的文字的任何组合或所有组合。例如，表述“a或b”或“a或/和b中的至少一个”可包括a、可包括b或可包括a和b二者。
44.在本发明的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件，不过可不限制相应组成元件。例如，以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如，第一用户装置和第二用户装置指示不同用户装置，尽管二者都是用户装置。例如，在不脱离本发明的各种实施例的范围的情况下，第一元件可被称为第二元件，同样地，第二元件也可被称为第一元件。
45.应注意到：如果描述将一个组成元件“连接”到另一组成元件，则可将第一组成元件直接连接到第二组成元件，并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地，当将一个组成元件“直接连接”到另一组成元件时，可理解为在第一组成元件和第二组成元件之间不存在第三组成元件。
46.在本发明的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意
在限制本发明的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
47.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
48.实施例
49.针对现有读出电路的输入级晶体管漏端电压在列选阶段变化引起寄生电压变化，从而导致输出结果与采样结果存在偏差，降低了读出电路的读出精度。本实施例提供了一种红外焦平面读出电路的输出电路，本实施例的输出电路通过在采样时加入动态电流进行补偿，能够降低或消除读出电路输出级mos寄生电容带来的输出误差。
50.如图2所示，本实施例的输出电路包括采样保持电路10、列级通道输入级20、动态电流补偿模块30和芯片级输出级40。
51.其中，采样保持电路10用于进行信号电压采样并保持在采样电容内；动态电流补偿模块30用于在采样保持电路10采样时进行动态电流补偿，以消除读出电路输出级晶体管漏端寄生电容在列选阶段变化所带来的误差；列级通道输入级20和芯片级输出级40在列选阶段共同共同构成单位增益缓冲器，输出原始采样电压。
52.具体如图2所示，本实施例的采样保持电路10包括第一采样开关101、第二采样开关102和第一采样电容103；第一采样开关101开启时，第二采样开关102关闭，此时第一采样电容103将输入信号采样。第一采样开关101关闭后，第一采样电容103保持所采样的电压值，此时p点电压为vp。
53.本实施例的列级通道输入级20包括第一输入晶体管201、第二输入晶体管202、第三输入晶体管203、第一开关204和第二开关205；列级通道输入级20包括4个端口，分别是正相输入端(即第二输入晶体管202的栅端)、反相输入端(即第一输入晶体管201的栅端)、vxx1端和vxx2端，第一输入晶体管201的漏端通过第二开关205控制与vxx1端相接，第二输入晶体管202的漏端通过第一开关204控制与vxx2端相接，第一开关204和第二开关205均由列选信号muxsel《n》控制，当列选信号有效时，列级通道输入级20与芯片级输出级40共同构成单位增益缓冲器，芯片级输出级40的输出端口vout输出电压值与列级通道输入级20中晶体管201的栅端电压相等。列级通道输入级20与芯片级输出级40相接时所构成的运算放大器可以是本领域常用的运算放大器结构，此处不再进行赘述。
54.本实施例的动态电流补偿模块30包括3个端口，输入端1、输入端2和输出端，其中动态电流补偿模块30的输入端1与采样保持电路10中的第一采样电容103正极板连接，动态电流补偿模块30的输入端2与列级通道输入级20中的第一输入晶体管201的栅端连接，输出端与列级通道输入级20中的第一输入晶体管201的栅端连接，具体如图2所示。
55.如图2-3所示，本实施例的动态电流补偿模块30包括第一晶体管301、第二晶体管302、钟控比较器303、第二采样电容304、第三开关305、第四开关306、第五开关307和第六开
关308。
56.其中，钟控比较器303包括正输入端、负输入端和输出端，钟控比较器303的正输入端通过第五开关307控制与动态电流补偿模块30的输入端2相接；钟控比较器303的负输入端通过第四开关306接第二采样电容304一端，第二采样电容304的另一端接地，钟控比较器303的负输入端通过第四开关306和第三开关305控制与动态电流补偿模块30的输入端1相接；钟控比较器303的输出端与第一晶体管301的栅端连接，第一晶体管301的漏端通过第六开关308控制与动态电流补偿模块30的输出端相接，第一晶体管301的源端与第二晶体管302的漏端连接，第二晶体管302的源端接地，第二晶体管302的栅端接一固定电压值nbiasl。
57.本实施例中，第一晶体管301作为开关使用，当其栅端为高电平时，第一晶体管301导通，当其栅端为低电平时，第一晶体管301关断。
58.第二晶体管302作为电流源，其栅端接一固定电压值nbias1，该电压值可控制第二晶体管302的电流大小；设第二晶体管302在导通时其漏源电流为ic。
59.钟控比较器303由列选信号muxsel《n》控制，当列选信号有效时，钟控比较器303开始进行比较；比较期间，当钟控比较器303的正输入端电压值大于负输入端电压值时，钟控比较器303输出端输出一个高电平，反之则输出低电平。钟控比较器303的输出结果控制第一晶体管301的导通与否。
60.第三开关305由采样信号控制，第四开关306、第五开关307和第六开关308由列选信号muxsel《n》控制。
61.本实施例的输出电路工作原理为：
62.采样保持电路10进行采样：开启第一采样开关101进行采样，此时p点的电压等于信号电压，设此时p点电压为v
p1
，与此同时，开启第三开关305，采样电压值同时被第二采样电容304采样。
63.积分完成后，关闭第一采样开关101和第三开关305，此时第一采样电容103上保持采样电压，p点电压不变，同时第二采样电容304上也保持采样电压，y点电压不变，此时y点电压vy与p点电压v
p
相同。
64.数据等待输出期间，开启第二采样开关102，此时x点与p点连接，v
x
＝v
p
。
65.列选读出阶段，列选开关muxsel《n》开启前，第一输入晶体管201漏端电压接近为0，当列选开关muxsel《n》开启后，开启第二开关205，第一输入晶体管201的漏端接到vxx1端，第一输入晶体管201的漏端电压瞬间变大，导致第一输入晶体管201的栅端寄生电容变小，而x点上此时储存的电荷量不变，使得x点电压值v
x
变大。与此同时，第四开关306、第五开关307、第六开关308开启，钟控比较器303开始工作，将v
x
与vy进行比较，当小于vy小于v
x
时，钟控比较器303输出高电平，钟控比较器303的输出结果控制第一晶体管301导通，第一晶体管301导通后，第二晶体管302开启，对x点进行放电，使得x点的电压v
x
下降，当v
x
下降到与vy相等时，钟控比较器303输出结果翻转变为0，关闭第一晶体管301，第二晶体管302不再对x点进行放电，此时vy与v
x
相等，由于vy＝v
p
，故v
x
＝v
p
，在列选阶段，列级通道输入级20与芯片级输出级40构成单位增益缓冲器，其输出电压v
out
＝v
x
，因此最终输出信号v
out
＝v
p
。
66.本发明一个实施例的开关时序图如图4所示，采样信号控制第一采样开关101和第三开关305，读出信号控制第二采样开关102，列选信号控制第一开关204、第二开关205、第
四开关306、第五开关307和第六开关308。所有开关均是控制信号为高电平时导通，低电平时关闭。
67.电路工作时，首先采样信号为高电平，则第一采样开关101和第三开关305导通，第一采样电容103和第二采样电容304对输入信号进行采样，p点电压和y点电压在采样完成后为v
p
和vy，采样完成后采样信号变为低电平，第一采样开关101和第三开关305关闭，此时电压v
p
和电压vy分别保持在第一采样电容103和第二采样电容304上。
68.随后，读出信号变为高电平，第二采样开关102导通，此时第一输入晶体管201的栅端电压v
x
与v
p
相等。在列选信号变为高电平之前，第二开关205关闭，此时第一输入晶体管201的漏端电压为0，此时第一输入晶体管201的工作区域为线性区，其栅端电容值为：
69.c
gg1
＝wlc
ox
+2wc
ov
70.式中，c
gg1
为列选开关导通前第一输入晶体管201的栅端寄生电容，w为第一输入晶体管201的沟道宽度，l为第一输入晶体管201的沟道长度，c
ox
为第一输入晶体管201单位面积的栅氧化层电容，c
ov
是第一输入晶体管201单位宽度的覆盖电容，w、l、c
ox
和c
ov
可看作常数。设此时储存在x点上的电荷量为q1，则有：
[0071][0072]
当列选信号变为高电平后，第二开关205导通，第一输入晶体管201的漏端电压变为vxx1，第一输入晶体管201的工作区域变为饱和区，此时其栅端寄生电容值c
gg2
为：
[0073][0074]
可以看出此时其栅端寄生电容较列选信号为低电平时其栅端寄生电容有所减小，设此时x点电压为v
x1
，则：
[0075][0076]
由于c
gg2
小于c
gg1
，因此可以得到v
x1
大于v
x
，即v
x1
大于v
p
。
[0077]
与此同时，第四开关306、第五开关307和第六开关308导通，钟控比较器303开始进行工作，其负输入端输入电压为保持在第二采样电容304上的电压vy，正输入端输入电压为v
x1
，且vy＝v
p
，因此此时v
x1
大于vy，钟控比较器303输出结果为高电平，使得第一晶体管301导通，第二晶体管302开启，动态电流补偿模块30输出端对x点进行放电，经过一段时间t后，设x节点所泄放的电荷量为δq，则有：
[0078]
δq＝ic×
t
[0079]
设列选信号变为高电平之前，x点电荷量为q1，经电流源泄放电荷后x点电荷量为q2，此时有：
[0080]
q2＝q
1-δq
[0081]
此时x点v
x2
电压值为：
[0082]
[0083]cx
为x点所接电容大小。
[0084]
可以看出x点电压值v
x2
随着时间变小，当v
x2
＝vy时，钟控比较器303输出变为低电平，导致第一晶体管301关闭，动态电流补偿模块30停止对x点放电，此时v
x2
不再发生变化。由于列级通道输入级20与芯片级输出级40共同构成单位增益缓冲器，因此芯片级输出级40输出端口输出电压vout等于第二晶体管202栅端电压，因此v
out
＝v
x2
，由于vy＝v
p
并且vy＝v
x2
，因此v
out
＝v
p
，既最终输出电压为采样电压最初采集的电压。从而消除了由于输入级晶体管漏端电压在列选阶段变化所带来的误差，保证最终的输出结果与采样结果一致。
[0085]
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。