一种电能表误差测量设备和方法与流程

1.本发明属于电能表误差测量技术领域，涉及一种电能表误差测量设备和方法。


背景技术：

2.电能的测量的准确度是电力系统安全稳定的保障，然而电能表在运行过程中难免会有误差，因此需要对电能表的误差进行计算；
3.电能表的误差测试通过对脉冲计数来计算误差，现有的电能表误差测试中的脉冲计数采用软件中断，软件中断的问题是容易引起中断误差，且误差精度不高，对于高频脉冲的检测，会使系统频繁进入中断从而使软件上出现频繁内存占用，进而导致容易造成软件死机。


技术实现要素：

4.本发明的目的在于提供一种电能表误差测量设备和方法，解决了现有误差计算过程中使用软件中断导致的中断误差问题，进一步地解决了电能表误差精度低的问题，更进一步地解决了高频脉冲检测造成的软件容易死机的技术问题。
5.为解决上述技术问题，本发明的技术方案如下：
6.本发明提供一种电能表误差测量设备，包括：
7.第一定时器，用于使被检脉冲和写入比较器的校验圈数进行输出比较，并输出电平信号分别至第二定时器、第三定时器和与门；所述第一定时器发生输出比较时输出低电平信号；
8.第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；所述第二定时器接收标准脉冲和所述第一定时器输出的电平信号并进行计数；
9.与门，用于将接收到的所述标准脉冲和所述第一定时器输出的电平信号逻辑与，并输出至所述第三定时器；
10.第三定时器，用于获取一个所述标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存；所述第三定时器接收所述基准脉冲、所述与门输出的电平信号和所述第一定时器输出的电平信号并进行计数。
11.在一些实施例中，所述第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存包括：
12.所述第二定时器时钟通道接收所述标准脉冲，所述第一定时器输出的电平信号输出至所述第二定时器第一通道，所述第二定时器第一通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第一直接存储器访问缓存存储所述第二定时器内的值，所述第二定时器内的值存储在所述第二定时器内的捕获寄存器。
13.在一些实施例中，所述第三定时器，用于获取一个所述标准脉冲对应的基准脉冲
数，并存储至第二直接存储器访问缓存包括：
14.所述第三定时器时钟通道接收所述基准脉冲，所述与门接收所述标准脉冲和所述第一定时器输出的电平信号，逻辑与后输出至所述第三定时器第一通道，所述第三定时器第一通道为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，所述第二直接存储器访问控制器存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。
15.在一些实施例中，所述第三定时器，用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存包括：
16.所述第三定时器时钟通道接收所述基准脉冲，所述第一定时器输出的电平信号输出至所述第三定时器第二通道，所述第三定时器第二通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第三直接存储器访问缓存存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。
17.在一些实施例中，所述第一定时器、所述第二定时器、所述第三定时器、所述与门和所述比较器均设于集成电路芯片内；
18.在一些实施例中，电能表误差测量设备还包括：
19.显示设备，用于显示电能表的误差值；
20.所述显示设备与所述集成电路芯片连接。
21.本发明还提供一种电能表误差测量方法，包括：
22.第一定时器接收被检脉冲，比较器接收校验圈数，且所述第一定时器的输出比较通道输出电平信号分别至第二定时器、第三定时器和与门；所述第一定时器发生输出比较时输出低电平信号；
23.所述第二定时器时钟通道接收标准脉冲、所述第二定时器第一通道接收所述第一定时器输出的电平信号并进行计数；所述第二定时器第一通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，第一直接存储器访问缓存存储所述第二定时器内的计数值，所述第二定时器内的值存储在所述第二定时器内的捕获寄存器；
24.所述第三定时器时钟通道接收基准脉冲、所述与门接收所述标准脉冲和所述电平信号，逻辑与后输出至所述第三定时器第一通道并进行计数，所述第三定时器第一通道为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，第二直接存储器访问缓存存储所述第三定时器内的计数值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器；
25.所述第三定时器第二通道接收所述第一定时器输出的电平信号并进行计数；所述第三定时器第二通道为下降沿输入捕获；产生下降沿输入捕获时，生成直接存储器访问请求，第三直接存储器访问缓存存储所述第三定时器内的计数值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器；
26.计算校验圈数为n时的电能表误差值，所述n为正整数；
27.将所述第一定时器的输出比较通道置为高电平信号。
28.在一些实施例中，所述第三定时器第一通道为上升沿输入捕获和所述第三定时器第二通道为下降沿输入捕获包括：
29.所述第一定时器未发生输出比较时，所述第三定时器第一通道为上升沿输入捕
获；所述第一定时器发生输出比较时，所述第三定时器第二通道为下降沿输入捕获，且所述第三定时器第一通道停止上升沿输入捕获。
30.在一些实施例中，所述方法还包括：
31.所述第一定时器发生输出比较中断时，将所述第一直接存储器访问缓存存储的所述第二定时器内的值、所述第二直接存储器访问缓存存储的第三定时器的值和所述第三直接存储器访问缓存存储的第三定时器的值提取保存至程序内。
32.在一些实施例中，所述计算校验圈数为n时的电能表误差值包括：
33.分别获取前后两次所述第一定时器发生输出比较中断时，所述第一直接存储器访问缓存存储的所述第二定时器内的值cs和cs’；所述第二直接存储器访问缓存存储的第三定时器内的值ca(n-1)、ca(n)和c
a’(n-1)、c
a’(n)；所述第三直接存储器访问缓存存储的第三定时器的值cb和c
b’，所述n的值等于所述校验圈数n的值；
34.根据所述电能表误差计算公式计算所述电能表误差；
35.所述电能表误差计算公式为：
[0036][0037]
所述n为校验圈数，所述c1为被检脉冲常数，所述c2为标准脉冲常数，所述δc’为所述δc为
[0038]
本发明的有益效果：
[0039]
本发明提供的电能表误差测量设备，第一定时器用作被检脉冲和校验圈数的比较输出，第二定时器用作标准脉冲的整数部分计数，第三定时器用做标准脉冲的小数部分计数，使用直接存储器访问功能和定时器的输入捕获和输出比较生成直接存储器访问请求来实现标准脉冲和被检脉冲的计数，并用相应的基准脉冲计算带小数部分的标准脉冲数，通过计算实现电能表误差的测量，避免了现有技术中软件中断造成的中断误差，确保了电能表误差计算的高精度，解决了高频脉冲检测下软件容易死机的问题。
附图说明
[0040]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0041]
图1为本发明实施例的电能表误差测量设备硬件图；
[0042]
图2为本发明实施例的电能表误差测量设备原理框图；
[0043]
图3为本发明实施例的电能表误差测量方法流程图；
[0044]
图4为本发明实施例的的被检脉冲数对应的标准脉冲数的整数部分获取时序图；
[0045]
图5为本发明实施例的标准脉冲的一个整数脉冲对应的基准脉冲计数获取时序图；
[0046]
图6为本发明实施例的被检脉冲对应的标准脉冲数小数部分对应的基准脉冲计数获取时序图；
[0047]
图7为本发明实施例的标准脉冲小数部分对应的基准脉冲计数获取时序图。
具体实施方式
[0048]
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0049]
本发明实施例提供一种电能表误差测量设备，参考图1的电能表误差测量设备硬件图该电能表误差测量设备包括一集成电路芯片和一用于显示误差计算结果的显示设备，其中，集成电路芯片和显示设备通过usb线连接；
[0050]
需要说明的是，在本技术实施例中，该集成电路芯片和显示设备使用usb 连接，实际应用中是可以根据集成电路芯片和显示设备的接口类型决定连接方式的。
[0051]
参考图2的电能表误差测量设备原理框图，本技术实施例的集成电路芯片内主要应用到的硬件为：
[0052]
第一定时器t1，用于使被检脉冲和写入比较器的校验圈数进行输出比较，并输出电平信号分别至第二定时器t2、第三定时器t3和与门；第一定时器 t1发生输出比较时输出低电平信号；
[0053]
第二定时器t2，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；其中，第二定时器t2时钟通道接收标准脉冲，第一定时器t1输出的电平信号输出至第二定时器t2第一通道ch1，所述第二定时器t2第一通道ch1为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，第一直接存储器访问缓存存储第二定时器t2 内的值，第二定时器t2内的值存储在第二定时器t2内的捕获寄存器。
[0054]
与门，用于将接收到的标准脉冲和第一定时器t1输出的电平信号逻辑与，并输出至第三定时器t3；
[0055]
第三定时器t3，用于获取一个标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；第三定时器t3时钟通道接收基准脉冲，与门接收标准脉冲和第一定时器t1输出的电平信号，逻辑与后输出至第三定时器t3第一通道ch1，所述第三定时器第一通道ch1为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，第二直接存储器访问控制器存储第三定时器t3内的值，第三定时器t3内的值存储在第三定时器t3内的捕获寄存器。
[0056]
第三定时器t3，还用于获取被检脉冲数对应的标准脉冲数的小数部分所对应的基准脉冲数，并存储至第三直接存储器访问缓存；第三定时器t3时钟通道接收基准脉冲，第一定时器t1输出的电平信号输出至第三定时器t3第二通道ch2，第三定时器t3第二通道ch2为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，第三直接存储器访问缓存存储第三定时器t3内的值，第三定时器t3内的值存储在第三定时器t3内的捕获寄存器。
[0057]
需要说明的是，本技术实施例所述的基准脉冲为一10mhz的脉冲，在实际应用中，并不限定该基准脉冲的频率，而且基准脉冲的频率提高，与基准脉冲相应的计算精度也会越高。
[0058]
本技术实施例还提供一种电能表误差测量方法，适用于本技术实施例的电能表误差测量设备，参考图3的电能表误差测量方法流程图；该方法包括：
[0059]
第一定时器t1接收被检脉冲，比较器接收校验圈数，且第一定时器t1 的输出比较通道输出电平信号分别至第二定时器t2、第三定时器t3和与门；第一定时器t1发生输出比较时输出低电平信号；
[0060]
第二定时器t2时钟通道接收标准脉冲、第二定时器t2第一通道ch1接收第一定时器t1输出的电平信号并进行计数；第二定时器t2第一通道ch1 为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，第一直接存储器访问缓存存储第二定时器t2内的计数值；
[0061]
具体地，参考如图4的被检脉冲数对应的标准脉冲数的整数部分获取时序图，被检脉冲作为第一定时器t1的外部时钟输入，将校验圈数写入比较寄存器，将比较输出的电平信号作为第二定时器t2的输入通道，等到第二定时器t2产生下降沿输入捕获，生成直接存储器访问请求，将第二定时器t2的捕获寄存器的值存入直接存储器访问缓存里，当定时器t1产生输出比较中断时(如图4中的t1时刻)，将第二定时器t2对应的直接存储器访问缓存中的数据保存至程序中记为cs，同时设置第一定时器t1的比较寄存器(比较器) 的数值。当下一次输出比较中断发生时(如图4中的t1’时刻)，将第二定时器 t2对应直接存储器访问缓存中的新数据保存至程序中记为cs’。
[0062]
第三定时器t3时钟通道接收基准脉冲、与门接收标准脉冲和电平信号，逻辑与后输出至第三定时器t3第一通道ch1并进行计数，第三定时器t3第一通道ch1为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，第二直接存储器访问缓存存储第三定时器t3内的计数值；
[0063]
具体地，参考如图5的标准脉冲的一个整数脉冲对应的基准脉冲计数获取时序图，标准脉冲和，被检脉冲与校验圈数通过第一定时器t1的比较输出的电平信号，经过与门之后，作为第三定时器t3的输入通道,设置第三定时器 t3第一通道ch1为上升沿输入捕获，当发生输入捕获事件时生成直接存储器访问请求，将第三定时器t3的捕获寄存器的值存入直接存储器访问请求缓存中。当第一定时器t1产生输出比较中断时(如图5中t1时刻)停止上升沿捕获，避免直接存储器访问请求缓存数据会被新的数据覆盖，并且将直接存储器访问请求缓存中的数据保存至程序中记为ca(n-1)和ca(n)。同理，当下一次输出比较中断产生时(如图7中t1’时刻)，将直接存储器访问请求缓存中的新数据保存至程序中记为c
a’(n-1)和c
a’(n)。
[0064]
第三定时器t3第二通道ch2接收第一定时器t1输出的电平信号并进行计数；第三定时器t3第二通道ch2为下降沿输入捕获；产生下降沿输入捕获时，生成直接存储器访问请求，第三直接存储器访问缓存存储第三定时器 t3内的计数值；
[0065]
具体地，参考如图6的被检脉冲对应的标准脉冲数小数部分对应的基准脉冲计数获取时序图，被检脉冲作为第一定时器t1的外部时钟输入，将检验圈数写入比较寄存器，将比较输出的电平信号作为第三定时器t3的输入通道，第三定时器t3第二通道ch2产生下降沿输入捕获，生成直接存储器访问请求，将第三定时器t3的捕获寄存器的值存入直接存储器访问缓存里。当第一定时器t1产生输出比较中断时(如图6中t1时刻)，将第三定时器t3对应的直接存储器访问缓存中的数据保存至程序中记为cb，同时设置第一定时器 t1的比较
寄存器的数值，同理，下一次输出比较中断发生时将第三定时器t3对应的直接存储器访问缓存中的新数据保存至程序中记为c
b’。
[0066]
本技术实施例中，第一定时器t1未发生输出比较时，第三定时器t3第一通道ch1为上升沿输入捕获；第一定时器t1发生输出比较时，第三定时器t3第二通道ch2为下降沿输入捕获，且第三定时器t3第一通道ch1停止上升沿输入捕获。
[0067]
计算校验圈数为n时的电能表误差值，n为正整数；
[0068]
具体地，分别获取前后两次第一定时器t1发生输出比较中断时，第一直接存储器访问缓存存储的第二定时器t2内的值cs和cs’；第二直接存储器访问缓存存储的第三定时器t3内的值ca(n-1)、ca(n)和c
a’(n-1)、c
a’(n)；第三直接存储器访问缓存存储的第三定时器t3的值cb和c
b’，n的值等于校验圈数n的值；
[0069]
电能表误差计算公式为：
[0070][0071]
其中，n为校验圈数，c1为被检脉冲常数，c2为标准脉冲常数，m为标准表脉冲数；
[0072]
参考如图7的标准脉冲小数部分对应的基准脉冲计数获取时序图所示，t1 到t1’的被检脉冲数为n，对应的第二定时器t2中记录的标准脉冲数为cs’－cs，因为这个脉冲数实际上会有
±
1的偏差，会产生计算的较大误差。所以本技术实施例2中用一个高频率的10mhz的基准脉冲来计算标准脉冲的不足一个脉冲数的部分(使用标准脉冲的小数部分来表示,记为δc和δc
′
)，如图7 所示，第三定时器t3的时钟是10mhz的脉冲，用这个基准脉冲作为计算标准脉冲小数部分，方法如下：
[0073]
基准脉冲测出标准脉冲一个整数脉冲数对应的基准脉冲数为ca(n)－ ca(n-1)，基准脉冲测出标准脉冲小数部分对应的基准脉冲数为cb－ca(n)，上述δc和δc
′
分别为：
[0074][0075][0076]
因此，标准表脉冲数m的计算公式为：
[0077]
m＝cs'-cs+δc'-δc
[0078]
综上可知，电能表误差计算公式为：
[0079][0080]
最后将第一定时器t1的输出比较通道置为高电平信号。
[0081]
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限与这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应视为本发明的保护范围。